第四章組合邏輯電路

1、 組合邏輯電路組合邏輯電路第四章第四章北京郵電大學(xué)北京郵電大學(xué)徐惠民徐惠民組合邏輯電路的特點組合邏輯電路的特點 組合電路的一般電路結(jié)構(gòu)如下圖所示。組合電路的一般電路結(jié)構(gòu)如下圖所示。 |輸出信號的函數(shù)式為：輸出信號的函數(shù)式為： |F F1 1 = f = f1 1(X(X1 1，X X2 2 ， ，X Xn n ) ) |F F2 2 = f = f2 2(X(X1 1，X X2 2 ， ，X Xn n ) ) |F Fm m = f = fn n(X(X1 1，X X2 2 ， ，X Xn n ) ) 組合邏輯電路的特點組合邏輯電路的特點 在組合邏輯電路中，電路在任一時刻的輸在組合邏輯電路中，

2、電路在任一時刻的輸出信號僅僅決定于該時刻的輸入信號，而出信號僅僅決定于該時刻的輸入信號，而與電路原有的輸出狀態(tài)無關(guān)。與電路原有的輸出狀態(tài)無關(guān)。 從電路結(jié)構(gòu)上來看，組合邏輯電路的輸出從電路結(jié)構(gòu)上來看，組合邏輯電路的輸出端和輸入端之間沒有反饋回路。端和輸入端之間沒有反饋回路。 組合電路中不會包含具有記憶能力的部件，組合電路中不會包含具有記憶能力的部件，通常指的就是不會包含觸發(fā)器。通常指的就是不會包含觸發(fā)器。 組合邏輯電路的分析組合邏輯電路的分析 組合邏輯電路的分析步驟組合邏輯電路的分析步驟根據(jù)給定的邏輯電路由輸入到輸出，或由輸出根據(jù)給定的邏輯電路由輸入到輸出，或由輸出到輸入逐級推演，寫出輸出函數(shù)式

3、到輸入逐級推演，寫出輸出函數(shù)式; 由己寫出的函數(shù)式列出電路的真值表由己寫出的函數(shù)式列出電路的真值表; 由真值表概括出電路所完成的邏輯功能。有的由真值表概括出電路所完成的邏輯功能。有的電路功能不好用文字描述時，可以只列出真值電路功能不好用文字描述時，可以只列出真值表表; 必要時對輸出函數(shù)進行化簡，評論給定的邏輯必要時對輸出函數(shù)進行化簡，評論給定的邏輯電路是否經(jīng)濟、合理。電路是否經(jīng)濟、合理。 組合邏輯電路的分析組合邏輯電路的分析 例例4-1 分析圖分析圖4-2所示的邏輯電路所示的邏輯電路 BABAABBABAABBABADABCCBACBACBACDCDF1ABBCACAB)BABA(CAB)BA

4、BA(CF2組合邏輯電路的分析組合邏輯電路的分析 作真值表：作真值表：ABCCBACBACBAF1ABBCACF2電路功能：電路實現(xiàn)了電路功能：電路實現(xiàn)了一位全加器的功能。輸一位全加器的功能。輸入入A和和B是兩個加數(shù)，是兩個加數(shù)，C是低位的進位。當(dāng)是低位的進位。當(dāng)A、B、C三者相加時，其中有一三者相加時，其中有一個個1或者三個或者三個1時，時，本位的和是本位的和是1；其中；其中有兩個有兩個1或者三個或者三個1時，產(chǎn)生進位時，產(chǎn)生進位1。組合邏輯電路的分析組合邏輯電路的分析 全加器輸出的仿真波形全加器輸出的仿真波形 組合邏輯電路的分析組合邏輯電路的分析 例例4-2 分析如圖分析如圖4-5所示的組

5、合邏輯電路所示的組合邏輯電路 組合邏輯電路的分析組合邏輯電路的分析 從表達式作出電路的真值表從表達式作出電路的真值表 : 電路功能：電路功能：在這個電路中，輸入在這個電路中，輸入A、B是控制是控制變量，變量，A、B組合不同時，電路實組合不同時，電路實現(xiàn)不同的邏輯功能。輸入現(xiàn)不同的邏輯功能。輸入C和和D是是參與運算的數(shù)據(jù)。參與運算的數(shù)據(jù)。AB=00時，實現(xiàn)邏輯與功能；時，實現(xiàn)邏輯與功能；AB=01時，實現(xiàn)邏輯或的功能；時，實現(xiàn)邏輯或的功能；AB=10時，實現(xiàn)同或門；時，實現(xiàn)同或門；AB=11時，電路是一個異或門。時，電路是一個異或門。組合邏輯電路的分析組合邏輯電路的分析 例例4-3 分析圖分析圖

6、4-6所示的邏輯電路所示的邏輯電路 F3 = B3 F2 = B3 B2 F1 = B2 B1 F0 = B1 B0 從異或表達式也可以做出真值表。從異或表達式也可以做出真值表。組合邏輯電路的分析組合邏輯電路的分析 電路的真值表如下：電路的真值表如下：仔細觀察仔細觀察4位輸出的序列就是位輸出的序列就是4位格雷碼，而輸位格雷碼，而輸入是入是4位二進制碼。電路實現(xiàn)的是位二進制碼。電路實現(xiàn)的是4位二進制碼位二進制碼到到4位格雷碼轉(zhuǎn)換電路。位格雷碼轉(zhuǎn)換電路。組合邏輯電路的分析組合邏輯電路的分析 以上通過三個例題，說明了組合電路分析以上通過三個例題，說明了組合電路分析的三種情況的三種情況: 第一種是對于

7、常用組合電路部件的分析。這類第一種是對于常用組合電路部件的分析。這類電路不管具體形式如何，最后都要說明是哪一電路不管具體形式如何，最后都要說明是哪一種常用的邏輯電路。種常用的邏輯電路。 第二種是對一般邏輯電路的分析。需要根據(jù)真第二種是對一般邏輯電路的分析。需要根據(jù)真值表來具體分析。值表來具體分析。 第三種則是代碼轉(zhuǎn)換器的分析。最后要說明是第三種則是代碼轉(zhuǎn)換器的分析。最后要說明是哪一種代碼轉(zhuǎn)換器。哪一種代碼轉(zhuǎn)換器。組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計 組合邏輯電路的設(shè)計步驟是：組合邏輯電路的設(shè)計步驟是： 根據(jù)給定的電路功能描述，作出相應(yīng)的邏輯函根據(jù)給定的電路功能描述，作出相應(yīng)的邏輯函數(shù)的真值表。

8、真值表應(yīng)該能夠完全反映對于電數(shù)的真值表。真值表應(yīng)該能夠完全反映對于電路的功能要求。路的功能要求。 根據(jù)真值表，對于相應(yīng)的邏輯函數(shù)進行簡化。根據(jù)真值表，對于相應(yīng)的邏輯函數(shù)進行簡化。簡化的表達式可以有三種選擇：與或式，或與簡化的表達式可以有三種選擇：與或式，或與式，與或非式。要根據(jù)電路的具體情況來選擇。式，與或非式。要根據(jù)電路的具體情況來選擇。 根據(jù)化簡結(jié)果，選擇器件來實現(xiàn)該邏輯電路。根據(jù)化簡結(jié)果，選擇器件來實現(xiàn)該邏輯電路。 畫出設(shè)計結(jié)果的邏輯圖。畫出設(shè)計結(jié)果的邏輯圖。組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計 1與非與非結(jié)構(gòu)與非與非結(jié)構(gòu) 若化簡的結(jié)果是最簡與或式，可以變換為與非若化簡的結(jié)果是最簡與或式

9、，可以變換為與非與非表達式。與非表達式。 BABABABABABAF也就是說，與或表達式可以直接用與非與非結(jié)也就是說，與或表達式可以直接用與非與非結(jié)構(gòu)來實現(xiàn)構(gòu)來實現(xiàn) 組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計 2或非或非結(jié)構(gòu)或非或非結(jié)構(gòu) 若化簡的結(jié)果是最簡或與式，可以變換為或非若化簡的結(jié)果是最簡或與式，可以變換為或非或非表達式?；蚍潜磉_式。 )BA()BA()BA)(BA()BA)(BA(F也就是說，或與表達式可以直接用或非或非也就是說，或與表達式可以直接用或非或非結(jié)構(gòu)來實現(xiàn)結(jié)構(gòu)來實現(xiàn) 組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計 3與或非結(jié)構(gòu)與或非結(jié)構(gòu) 直接的化簡結(jié)果，一般不會得到直接的化簡結(jié)果，一般不會

10、得到“與或非與或非”表表達式。得到與或非表達式有這樣幾種可能：達式。得到與或非表達式有這樣幾種可能：（1）反函數(shù)的與或表達式更簡單時，可以使用）反函數(shù)的與或表達式更簡單時，可以使用與或非表達式。與或非表達式。（2）從選擇集成電路的實際出發(fā)，可能使用與）從選擇集成電路的實際出發(fā)，可能使用與或非結(jié)構(gòu)更合適。在實現(xiàn)具體電路時，有時候或非結(jié)構(gòu)更合適。在實現(xiàn)具體電路時，有時候使用與或非門也許更節(jié)省成本，或者說使用與使用與或非門也許更節(jié)省成本，或者說使用與或非結(jié)構(gòu)就更合適?；蚍墙Y(jié)構(gòu)就更合適。組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計 例例4-4 試用幾種不同的結(jié)構(gòu)實現(xiàn)函數(shù)試用幾種不同的結(jié)構(gòu)實現(xiàn)函數(shù)F= m(0,

11、 1, 5, 6, 7)。說明分別需要幾片集成電路芯片。說明分別需要幾片集成電路芯片。 解：作出函數(shù)的卡諾圖解：作出函數(shù)的卡諾圖 與或式：與或式：或與式：或與式：與或非式：與或非式： ACABBAF)CBA)(BA(FCBABAF組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計 用與非門實現(xiàn)：需要用與非門實現(xiàn)：需要3個個2輸入與非門，以及一個輸入與非門，以及一個三輸入與非門。用一片三輸入與非門。用一片74LS00（42輸入與非輸入與非門）和一片門）和一片74LS10（33輸入與非門）。輸入與非門）。 用或非門實現(xiàn)：需要用或非門實現(xiàn)：需要2個個2輸入或非門和一個輸入或非門和一個3輸輸入或非門。使用一片入或非

12、門。使用一片74LS27（33輸入或非門）輸入或非門）就可以實現(xiàn)。多余輸入要接低電平。就可以實現(xiàn)。多余輸入要接低電平。 用與或非門實現(xiàn)：使用一片用與或非門實現(xiàn)：使用一片74LS50雙與或非門就雙與或非門就可以實現(xiàn)。可以實現(xiàn)。74LS50封裝了兩個與或非門。其中一封裝了兩個與或非門。其中一個是個是23輸入與門，另一個是輸入與門，另一個是22輸入與門。只輸入與門。只需要用需要用23輸入的那個與或非門就可以了。輸入的那個與或非門就可以了。組合邏輯電路設(shè)計舉例組合邏輯電路設(shè)計舉例 例例4-5 設(shè)計一個表決器。有設(shè)計一個表決器。有4名裁判參加比賽的名裁判參加比賽的評判。表決采用包含主裁判的多數(shù)判決，設(shè)計

13、評判。表決采用包含主裁判的多數(shù)判決，設(shè)計相應(yīng)的組合邏輯電路。相應(yīng)的組合邏輯電路。 解：設(shè)解：設(shè)A是主裁判，可以作出真值表：是主裁判，可以作出真值表： 從卡諾圖可以寫出最簡與或式：從卡諾圖可以寫出最簡與或式：F = ABD+ABC+ACD 如果寫為與或非式：如果寫為與或非式：CBDBDCAF組合邏輯電路設(shè)計舉例組合邏輯電路設(shè)計舉例 如果按與或式實現(xiàn)電路，需要兩片如果按與或式實現(xiàn)電路，需要兩片33輸輸入與非門。實際上只用了入與非門。實際上只用了4個個3輸入與非門。輸入與非門。 如果按與或非式來實現(xiàn)電路，需要一片帶如果按與或非式來實現(xiàn)電路，需要一片帶42輸入與門的與或非門，另外，必須可輸入與門的與或

14、非門，另外，必須可以使用帶非的變量輸入。以使用帶非的變量輸入。 組合邏輯電路設(shè)計舉例組合邏輯電路設(shè)計舉例 例例4-6 用門電路設(shè)計和實現(xiàn)一個兩位比較器。當(dāng)用門電路設(shè)計和實現(xiàn)一個兩位比較器。當(dāng)A1A0=B1B0時，時，Y1=1。當(dāng)。當(dāng)A1A0B1B0時，時，Y2=1。當(dāng)。當(dāng)A1A0B1，或者在，或者在A1=B1，并且，并且A0B0時，時，A1A0B1B0，即，即Y2=1。 當(dāng)當(dāng)A1B1，或者在，或者在A1=B1，并且，并且A0B0時，時，A1A0B，A=B和和AB 級聯(lián)輸入用來幾片比較器的級聯(lián)，級聯(lián)輸入反級聯(lián)輸入用來幾片比較器的級聯(lián)，級聯(lián)輸入反映前一級比較器的結(jié)果。當(dāng)本級的兩組輸入相映前一級比較

15、器的結(jié)果。當(dāng)本級的兩組輸入相等時，由前一級的比較結(jié)果決定最后的結(jié)果。等時，由前一級的比較結(jié)果決定最后的結(jié)果。中規(guī)模組合邏輯電路中規(guī)模組合邏輯電路 74LS8574LS85的功能表的功能表 高位數(shù)值高位數(shù)值不相等時，不相等時，由高位的由高位的比較決定比較決定結(jié)果結(jié)果高位數(shù)值高位數(shù)值相等時，相等時，由低位的由低位的比較比較(級聯(lián)級聯(lián)輸入輸入)決定決定結(jié)果結(jié)果中規(guī)模組合邏輯電路中規(guī)模組合邏輯電路 數(shù)值比較器的級聯(lián)：兩片數(shù)值比較器的級聯(lián)：兩片74LS8574LS85構(gòu)成兩組構(gòu)成兩組8 8位數(shù)值的比較器位數(shù)值的比較器 中規(guī)模組合電路用于邏輯設(shè)計中規(guī)模組合電路用于邏輯設(shè)計 1譯碼電路用作函數(shù)發(fā)生器譯碼電路

16、用作函數(shù)發(fā)生器 n輸入二進制譯碼器的輸入二進制譯碼器的2n個輸出，分別對應(yīng)個輸出，分別對應(yīng)n輸輸入變量邏輯函數(shù)的各個最小項。將這些最小項入變量邏輯函數(shù)的各個最小項。將這些最小項適當(dāng)?shù)亟M合，就能得到任意的適當(dāng)?shù)亟M合，就能得到任意的n變量邏輯函數(shù)。變量邏輯函數(shù)。 如果譯碼器輸出是高電平有效，只要通過或門，如果譯碼器輸出是高電平有效，只要通過或門，將函數(shù)輸出為將函數(shù)輸出為1的最小項組合在一起，就得到的最小項組合在一起，就得到所需要的函數(shù)。所需要的函數(shù)。 如果譯碼器輸出是低電平有效，則需要用與非如果譯碼器輸出是低電平有效，則需要用與非門，將函數(shù)輸出為門，將函數(shù)輸出為1的最小項組合在一起，也的最小項組合

17、在一起，也能得到所需要的邏輯函數(shù)。能得到所需要的邏輯函數(shù)。 中規(guī)模組合電路用于邏輯設(shè)計中規(guī)模組合電路用于邏輯設(shè)計 例例4-12 用用74LS138 譯碼器，設(shè)計一個交通燈監(jiān)譯碼器，設(shè)計一個交通燈監(jiān)視電路：紅、黃、綠燈只能同時有一個亮，其他視電路：紅、黃、綠燈只能同時有一個亮，其他情況都屬于不正常，電路要給出相應(yīng)的信號。情況都屬于不正常，電路要給出相應(yīng)的信號。F = m(0, 3, 5, 6, 7) 中規(guī)模組合電路用于邏輯設(shè)計中規(guī)模組合電路用于邏輯設(shè)計 2用數(shù)據(jù)選擇器作函數(shù)發(fā)生器用數(shù)據(jù)選擇器作函數(shù)發(fā)生器 如果不考慮選通輸入，數(shù)據(jù)選擇器的輸出表達如果不考慮選通輸入，數(shù)據(jù)選擇器的輸出表達式可以寫為：

18、式可以寫為：k0iiiDmF如果將函數(shù)的輸入變量連接到數(shù)據(jù)選擇器的地如果將函數(shù)的輸入變量連接到數(shù)據(jù)選擇器的地址端，上述表達式就是函數(shù)的最小項表達式：址端，上述表達式就是函數(shù)的最小項表達式：Di是最小項是最小項mi所對應(yīng)的輸出。所對應(yīng)的輸出。因此，數(shù)據(jù)選擇器非常適合作為函數(shù)發(fā)生器來因此，數(shù)據(jù)選擇器非常適合作為函數(shù)發(fā)生器來使用。使用。中規(guī)模組合電路用于邏輯設(shè)計中規(guī)模組合電路用于邏輯設(shè)計 2用數(shù)據(jù)選擇器作函數(shù)發(fā)生器用數(shù)據(jù)選擇器作函數(shù)發(fā)生器 如果不考慮選通輸入，數(shù)據(jù)選擇器的輸出表達如果不考慮選通輸入，數(shù)據(jù)選擇器的輸出表達式可以寫為：式可以寫為：k0iiiDmF如果將函數(shù)的輸入變量連接到數(shù)據(jù)選擇器的地如

19、果將函數(shù)的輸入變量連接到數(shù)據(jù)選擇器的地址端，上述表達式就是函數(shù)的最小項表達式：址端，上述表達式就是函數(shù)的最小項表達式：Di是最小項是最小項mi所對應(yīng)的輸出。所對應(yīng)的輸出。因此，數(shù)據(jù)選擇器非常適合作為函數(shù)發(fā)生器來因此，數(shù)據(jù)選擇器非常適合作為函數(shù)發(fā)生器來使用。使用。中規(guī)模組合電路用于邏輯設(shè)計中規(guī)模組合電路用于邏輯設(shè)計 （1）n個地址輸入的數(shù)據(jù)選擇器實現(xiàn)個地址輸入的數(shù)據(jù)選擇器實現(xiàn)n變量函數(shù)。變量函數(shù)。 只要將只要將n個輸入變量連接到數(shù)據(jù)選擇器的地址端，數(shù)據(jù)個輸入變量連接到數(shù)據(jù)選擇器的地址端，數(shù)據(jù)Di就是最小項就是最小項mi對應(yīng)的輸出對應(yīng)的輸出0或者或者1。 （2）n個地址輸入的數(shù)據(jù)選擇器實現(xiàn)個地址輸

20、入的數(shù)據(jù)選擇器實現(xiàn)n+1變量函變量函數(shù)數(shù) 由于地址端只能連接由于地址端只能連接n個變量，第個變量，第n+1個變量就要根據(jù)個變量就要根據(jù)需要連接到數(shù)據(jù)輸入。例如，用需要連接到數(shù)據(jù)輸入。例如，用3線線8線數(shù)據(jù)選擇器線數(shù)據(jù)選擇器實現(xiàn)實現(xiàn)4變量（變量（ABCD）函數(shù)，變量）函數(shù)，變量A、B、C連接到地址連接到地址端，數(shù)據(jù)輸入端，數(shù)據(jù)輸入Di有可能是有可能是1、0、D或或 。 （2）n個地址輸入的數(shù)據(jù)選擇器實現(xiàn)個地址輸入的數(shù)據(jù)選擇器實現(xiàn)n+2或更多或更多變量的函數(shù)變量的函數(shù)DD中規(guī)模組合電路用于邏輯設(shè)計中規(guī)模組合電路用于邏輯設(shè)計 例例4-13 用用3線線-8線數(shù)據(jù)選擇器線數(shù)據(jù)選擇器74LS151分別分別

21、實現(xiàn)實現(xiàn)3變量和變量和4變量的多數(shù)電路。變量的多數(shù)電路。 解：解：3變量多數(shù)電路的最小項表達式是：變量多數(shù)電路的最小項表達式是： 只要在只要在D0、D1、D2、D4輸輸入入0，D3、D5、D6、D7輸輸入入1就是所要求的電路。就是所要求的電路。中規(guī)模組合電路用于邏輯設(shè)計中規(guī)模組合電路用于邏輯設(shè)計 4變量多數(shù)電路的最小項表達式是：變量多數(shù)電路的最小項表達式是： 從表達式可以清楚的看出數(shù)從表達式可以清楚的看出數(shù)據(jù)端應(yīng)該如何接入據(jù)端應(yīng)該如何接入0、1和和D（在這個具體例子中，不接（在這個具體例子中，不接入入 ）D中規(guī)模組合電路用于邏輯設(shè)計中規(guī)模組合電路用于邏輯設(shè)計例例4.14. 4.14. 試用數(shù)據(jù)

22、選擇器和必要的門電路實現(xiàn)試用數(shù)據(jù)選擇器和必要的門電路實現(xiàn)4 4位二進位二進制碼轉(zhuǎn)換為其補數(shù)的代碼轉(zhuǎn)換器。制碼轉(zhuǎn)換為其補數(shù)的代碼轉(zhuǎn)換器。 F0=D F1=DC中規(guī)模組合電路用于邏輯設(shè)計中規(guī)模組合電路用于邏輯設(shè)計 作作F2和和F3的卡諾圖：的卡諾圖：選擇兩個變量（如選擇兩個變量（如ABAB）作為地址，按）作為地址，按ABAB的不同取值的不同取值劃分小卡諾圖。劃分小卡諾圖。寫出小卡諾圖變量的最簡式，就是數(shù)據(jù)輸入表達式：寫出小卡諾圖變量的最簡式，就是數(shù)據(jù)輸入表達式：DCD20DCD21DCD23DCD22DCD101D110D13DCD12中規(guī)模組合電路用于邏輯設(shè)計中規(guī)模組合電路用于邏輯設(shè)計 實現(xiàn)的邏

23、輯圖：實現(xiàn)的邏輯圖：中規(guī)模組合電路用于邏輯設(shè)計中規(guī)模組合電路用于邏輯設(shè)計 用全加器作為數(shù)碼轉(zhuǎn)換器用全加器作為數(shù)碼轉(zhuǎn)換器 對于有些代碼來說，可以很容易地通過加法運對于有些代碼來說，可以很容易地通過加法運算，來完成代碼的轉(zhuǎn)換。例如，將算，來完成代碼的轉(zhuǎn)換。例如，將8421BCD碼碼加加3就可以轉(zhuǎn)換為余三碼。就可以轉(zhuǎn)換為余三碼。 一般框圖：一般框圖：D中規(guī)模組合電路用于邏輯設(shè)計中規(guī)模組合電路用于邏輯設(shè)計 例例4-15 用全加器和必要的門電路實現(xiàn)用全加器和必要的門電路實現(xiàn)8421碼到碼到5421碼的轉(zhuǎn)換電路。碼的轉(zhuǎn)換電路。D對于前對于前5個代碼，個代碼，不需要加任何不需要加任何數(shù)（加數(shù)（加0）。）。

24、對于后對于后5個代個代碼，加碼，加0011就完成轉(zhuǎn)換。就完成轉(zhuǎn)換。 中規(guī)模組合電路用于邏輯設(shè)計中規(guī)模組合電路用于邏輯設(shè)計 相應(yīng)的卡諾圖相應(yīng)的卡諾圖 ：D 最后的邏輯圖如圖最后的邏輯圖如圖 ：) 1A2A4A)(3A4A(1B2B組合邏輯的競爭與冒險組合邏輯的競爭與冒險 以前對組合邏輯電路的分析和設(shè)計都是在以前對組合邏輯電路的分析和設(shè)計都是在理想條件下，研究電路輸出和輸入間的穩(wěn)理想條件下，研究電路輸出和輸入間的穩(wěn)態(tài)關(guān)系，沒有考慮器件的延遲時間。態(tài)關(guān)系，沒有考慮器件的延遲時間。 實際上由于器件存在延遲時間，且各器件實際上由于器件存在延遲時間，且各器件的延遲時間也不盡相同。當(dāng)各輸入信號經(jīng)的延遲時間也

25、不盡相同。當(dāng)各輸入信號經(jīng)過不同路徑到達某一會合點的時間就會有過不同路徑到達某一會合點的時間就會有先有后，先有后，這種現(xiàn)象稱為電路產(chǎn)生了競爭。這種現(xiàn)象稱為電路產(chǎn)生了競爭。 組合邏輯的競爭與冒險組合邏輯的競爭與冒險 由于競爭的存在，當(dāng)輸入信號發(fā)生變化時，由于競爭的存在，當(dāng)輸入信號發(fā)生變化時，在輸出跟隨輸入信號變化的過程中，電路在輸出跟隨輸入信號變化的過程中，電路輸出發(fā)生瞬間錯誤的現(xiàn)象稱為組合邏輯電輸出發(fā)生瞬間錯誤的現(xiàn)象稱為組合邏輯電路路產(chǎn)生了冒險產(chǎn)生了冒險。 冒險現(xiàn)象表現(xiàn)為輸出端出現(xiàn)了不按穩(wěn)態(tài)規(guī)冒險現(xiàn)象表現(xiàn)為輸出端出現(xiàn)了不按穩(wěn)態(tài)規(guī)律變化的窄脈沖，常稱為律變化的窄脈沖，常稱為“毛刺毛刺”。此冒。此冒

26、險信號的脈沖寬度僅為數(shù)十納秒或更小。險信號的脈沖寬度僅為數(shù)十納秒或更小。 組合邏輯電路的競爭和冒險組合邏輯電路的競爭和冒險 冒險的分類冒險的分類 冒險可以根據(jù)產(chǎn)生的原因分為邏輯冒險和功能冒險可以根據(jù)產(chǎn)生的原因分為邏輯冒險和功能冒險。也可以根據(jù)輸出信號中冒險的形式，分冒險。也可以根據(jù)輸出信號中冒險的形式，分為靜態(tài)冒險和動態(tài)冒險。為靜態(tài)冒險和動態(tài)冒險。 1邏輯冒險邏輯冒險 由于邏輯電路的一個輸入信號發(fā)生變化，所由于邏輯電路的一個輸入信號發(fā)生變化，所產(chǎn)生的冒險稱為邏輯冒險。產(chǎn)生的冒險稱為邏輯冒險。D組合邏輯的競爭與冒險組合邏輯的競爭與冒險 右邊電路在穩(wěn)態(tài)時輸出右邊電路在穩(wěn)態(tài)時輸出1。 在電路有延遲的

27、情況下，就會輸出瞬態(tài)的在電路有延遲的情況下，就會輸出瞬態(tài)的0: 在仿真波形中，表現(xiàn)為一個窄脈沖在仿真波形中，表現(xiàn)為一個窄脈沖組合邏輯電路的競爭和冒險組合邏輯電路的競爭和冒險 2功能冒險功能冒險 由于兩個或者更多信號同時發(fā)生變化而產(chǎn)生的冒險，由于兩個或者更多信號同時發(fā)生變化而產(chǎn)生的冒險，稱為功能冒險。稱為功能冒險。 譯碼器輸出中就存在功能冒險，譯碼器輸出中就存在功能冒險，DBAY0BA由由01變到變到10時時可能出現(xiàn)瞬間同時可能出現(xiàn)瞬間同時為為0，導(dǎo)致冒險，導(dǎo)致冒險仿真波形仿真波形組合邏輯電路的競爭和冒險組合邏輯電路的競爭和冒險 3靜態(tài)冒險靜態(tài)冒險 由于信號或者電路的延遲，出現(xiàn)了單個的錯誤脈由于

28、信號或者電路的延遲，出現(xiàn)了單個的錯誤脈沖，也就是冒險，將這種冒險稱為靜態(tài)冒險。沖，也就是冒險，將這種冒險稱為靜態(tài)冒險。 無論是邏輯冒險，還是功能冒險，都可能是靜態(tài)無論是邏輯冒險，還是功能冒險，都可能是靜態(tài)冒險。冒險。 在輸出應(yīng)該保持高電平時，出現(xiàn)了短暫的負脈沖，在輸出應(yīng)該保持高電平時，出現(xiàn)了短暫的負脈沖，相應(yīng)的冒險稱為相應(yīng)的冒險稱為0型冒險型冒險。在輸出應(yīng)該保持低電。在輸出應(yīng)該保持低電平時，出現(xiàn)了短暫的正脈沖，相應(yīng)的冒險稱為平時，出現(xiàn)了短暫的正脈沖，相應(yīng)的冒險稱為1型冒險型冒險。D組合邏輯電路的競爭和冒險組合邏輯電路的競爭和冒險 4動態(tài)冒險動態(tài)冒險 由于多路信號具有不同的延遲，導(dǎo)致在輸由于多路

29、信號具有不同的延遲，導(dǎo)致在輸出連續(xù)出現(xiàn)出連續(xù)出現(xiàn)0型和型和1型冒險，稱這樣的冒險型冒險，稱這樣的冒險為動態(tài)冒險。為動態(tài)冒險。D冒險的識別和消除冒險的識別和消除 1邏輯冒險的識別邏輯冒險的識別 檢查電路是否產(chǎn)生邏輯冒險的方法有兩種：代數(shù)法和檢查電路是否產(chǎn)生邏輯冒險的方法有兩種：代數(shù)法和卡諾圖法?？ㄖZ圖法。 （1）代數(shù)法）代數(shù)法如果一個組合邏輯函數(shù)式如果一個組合邏輯函數(shù)式F F，在某些輸入條件下能簡，在某些輸入條件下能簡化為以下兩種形式之一，在化為以下兩種形式之一，在A A產(chǎn)生變化時，就可能產(chǎn)產(chǎn)生變化時，就可能產(chǎn)生靜態(tài)邏輯冒險。生靜態(tài)邏輯冒險。這兩種形式是：這兩種形式是： DAAFAAF冒險的識別

30、和消除冒險的識別和消除 例例4.16.4.16.判斷以下函數(shù)是否可能產(chǎn)生冒險現(xiàn)判斷以下函數(shù)是否可能產(chǎn)生冒險現(xiàn)象象: : CABAACF為了對為了對A A的變化進行判別，令的變化進行判別，令 B = C = 1B = C = 1，得：，得： AAF所以，在所以，在A A由由1 1變變0 0時，可能產(chǎn)生時，可能產(chǎn)生“0”0”型冒型。型冒型。 不論不論A A和和B B取什么值，都不會出現(xiàn)：取什么值，都不會出現(xiàn)： CCF所以，在所以，在C C變化時，不會出現(xiàn)邏輯冒險。變化時，不會出現(xiàn)邏輯冒險。 冒險的識別和消除冒險的識別和消除 (2) 卡諾圖法卡諾圖法 卡諾圖法是將邏輯函數(shù)用卡諾圖來表示。然后卡諾圖法是將邏輯函數(shù)用卡諾圖來表示。然后檢查各個相鄰合并項之間是不是檢查各個相鄰合并項之間是不是“無縫無縫”連接。連接。如果不是無縫連接，當(dāng)因為某個