微機(jī)原理及應(yīng)用,實(shí)驗(yàn)一

1、微機(jī)原理及應(yīng)用實(shí)驗(yàn)指導(dǎo)南陽理工學(xué)院計(jì)算機(jī)與信息工程學(xué)院教師教師 李云強(qiáng)李云強(qiáng)微機(jī)原理及應(yīng)用微機(jī)原理及應(yīng)用l授課教師：李云強(qiáng)l計(jì)算機(jī)與信息工程學(xué)院l電話辦公室：三層副樓207號(hào)lE-mail:liyq_選用教材：選用教材：l參考教材：參考教材：l主要內(nèi)容主要內(nèi)容：l微機(jī)原理部分l匯編語言程序設(shè)計(jì)l接口技術(shù)及應(yīng)用學(xué)習(xí)方法和成績評定學(xué)習(xí)方法和成績評定實(shí)驗(yàn)一： 排序?qū)嶒?yàn)一、預(yù)習(xí)內(nèi)容一、預(yù)習(xí)內(nèi)容1多重循環(huán)程序和排序程序設(shè)計(jì)方法。多重循環(huán)程序和排序程序設(shè)計(jì)方法。2帶符號(hào)數(shù)的比較轉(zhuǎn)移指令帶符號(hào)數(shù)的比較轉(zhuǎn)移指令:JL,JLE,JG,JGE二、目的要求二、目的要求1掌握多重循環(huán)程序和排

2、序程序設(shè)計(jì)方法。掌握多重循環(huán)程序和排序程序設(shè)計(jì)方法。2掌握帶符號(hào)數(shù)的比較轉(zhuǎn)移指令掌握帶符號(hào)數(shù)的比較轉(zhuǎn)移指令:JL,JLE,JG,JGE的用法。的用法。3. 熟悉匯編語言編譯，調(diào)試的方法。熟悉匯編語言編譯，調(diào)試的方法。實(shí)驗(yàn)要點(diǎn)三、三、實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容建立學(xué)生名次表，（以建立學(xué)生名次表，（以grade為首地址為首地址的數(shù)組中保存了學(xué)生的成績，其中的數(shù)組中保存了學(xué)生的成績，其中 grade+i 保存學(xué)號(hào)為保存學(xué)號(hào)為i+1的學(xué)生的成績的學(xué)生的成績。）要求建立一個(gè)。）要求建立一個(gè)10個(gè)字的個(gè)字的rank數(shù)組數(shù)組，并根據(jù)，并根據(jù)grade中的學(xué)生成績將學(xué)生名中的學(xué)生成績將學(xué)生名次填入次填入rank數(shù)組中，

3、其中數(shù)組中，其中rank+i的內(nèi)的內(nèi)容是學(xué)號(hào)為容是學(xué)號(hào)為i+1學(xué)生的名次（學(xué)生的名次（提示：一提示：一個(gè)學(xué)生的名次等于成績高于該學(xué)生的個(gè)學(xué)生的名次等于成績高于該學(xué)生的人數(shù)加人數(shù)加1。）（提示：本題可以用2層循環(huán)結(jié)構(gòu)實(shí)現(xiàn)。內(nèi)層對應(yīng)每個(gè)學(xué)生的名次計(jì)算，外層則解決所有學(xué)生的名次計(jì)算。由于數(shù)組的長度是確定的，內(nèi)外層可以用計(jì)數(shù)值控制循環(huán)的結(jié)束。寄存器的分配情況如下：AX 存放當(dāng)前被測學(xué)生的成績BX 存放當(dāng)前被測學(xué)生的相對地址指針CX 內(nèi)循環(huán)計(jì)數(shù)值DX 存放當(dāng)前被測學(xué)生的名次計(jì)數(shù)值SI 內(nèi)循環(huán)測試時(shí)的地址指針DI 外循環(huán)計(jì)數(shù)值 ）四、實(shí)驗(yàn)步驟:1輸入，匯編并連接此程序。（要用MASM615來編譯）2在DE

4、BUG下運(yùn)行此程序，記錄運(yùn)行結(jié)果。3將轉(zhuǎn)移指令JGE改為JG，JL，JLE分別運(yùn)行記錄排序結(jié)果，察看結(jié)果是否正確不對，并分析原因。五五、實(shí)驗(yàn)報(bào)告或作業(yè)、實(shí)驗(yàn)報(bào)告或作業(yè)1分析程序，畫出程序流程圖2匯編,連接及調(diào)試時(shí)產(chǎn)生的錯(cuò)誤，其原因及解決辦法。3記錄JGE情況下的排序結(jié)果，同時(shí)比較將轉(zhuǎn)移指令JGE改為JG,JL,JLE 時(shí)的排序結(jié)果，并分析結(jié)果正確與否,如果不正確，寫出原因和解決辦法。4思考:如果想外循環(huán)也用loop實(shí)現(xiàn)，應(yīng)該怎樣修改程序？參考程序參考程序DSEG SEGMENTgrade dw 88,75,95,63,98,78,87,78,90,60 rank dw 10 dup(?)DSE

5、G ENDS / CSEG SEGMENT assume cs:CSEG, ds:DSEGstart: mov ax, dseg mov ds, axmov di,10mov bx,0loop: ；（注意這個(gè)標(biāo)號(hào)合適嗎？）/ lp mov dx,1mov cx,10 mov ax,gradebx ; lea si,grade ; next:cmp ax, sijge no_countinc dxno_count:add si,2loop nextmov rankbx,dx add bx,2 dec di jne lpmov ax, 4c00hint 21h CSEG ENDSend start

6、mov rankbx,dx ; ; 參考答案參考答案mov ax,gradebx ; lea si,grade ; mov rankbx,dx ;dec di ; 程序運(yùn)行結(jié)果圖如下：程序運(yùn)行結(jié)果圖如下：l數(shù)據(jù)段DS地址為13D9,前面20個(gè)字節(jié)分別存放10個(gè)學(xué)生的成績，即0058H,004BH,.003CH,接下來的20個(gè)單元存放成績的名次，依次為：4，7，2，9，1，6，5，8，3，10. （3）總線總線 (Bus)。計(jì)算機(jī)部件與部件之間進(jìn)行數(shù)據(jù)信息傳輸?shù)囊唤M公共信號(hào)線及相關(guān)的控制邏輯。（4）I/O接口和接口和I/O設(shè)備。設(shè)備。I/O接口：接口：是微機(jī)與I/O設(shè)備之間的橋梁，是數(shù)據(jù)進(jìn)出微機(jī)

7、的通道和協(xié)調(diào)者。I/O設(shè)備：設(shè)備：即輸入設(shè)備(如掃描儀、鍵盤、鼠標(biāo)等)和輸出設(shè)備(如打印機(jī)、顯示器等) 1.2.1 微型計(jì)算機(jī)結(jié)構(gòu)組成微型計(jì)算機(jī)結(jié)構(gòu)組成 1.2.2 CPU的組成與功能的組成與功能 CPU是微型計(jì)算機(jī)的核心部件，主要包括運(yùn)算器、控制器、寄存器陣列、內(nèi)部總線。典型的CPU結(jié)構(gòu)如圖1-6所示 。 運(yùn)算器。運(yùn)算器。 控制器?？刂破?。 寄存器陣列。寄存器陣列。 內(nèi)部總線內(nèi)部總線。圖1-6 CPU的典型結(jié)構(gòu) 1.3 微機(jī)的工作過程微機(jī)的工作過程1.3.1 指令與程序指令與程序 指令是用來指揮和控制計(jì)算機(jī)執(zhí)行某種操作的命令。一條指令包括操作碼操作碼和操作數(shù)操作數(shù)兩部分，操作碼，指出操作性質(zhì)

8、；操作數(shù)指明操作數(shù)(即參與運(yùn)算的數(shù))或操作數(shù)的地址。 逐條執(zhí)行進(jìn)入到內(nèi)存中的二進(jìn)制機(jī)器指令流的過程。介紹指令和程序，接著介紹微機(jī)的工作原理與工作過程。1.3.2 微機(jī)的工作過程微機(jī)的工作過程1 .微機(jī)的工作原理微機(jī)的工作原理即“存儲(chǔ)程序”和“程序控制”。2 .從程序到電子信號(hào)從程序到電子信號(hào) 用匯編語言的指令代碼必須轉(zhuǎn)換成機(jī)器能夠識(shí)別的二進(jìn)制指令流。圖1-7給出了這樣一個(gè)轉(zhuǎn)換的大致流程。 概括為3個(gè)基本階段（過程），即取指令、取指令、分析指令和執(zhí)行指令分析指令和執(zhí)行指令。各階段的詳細(xì)過程如下。（1）執(zhí)行前，PC中保存第一條指令的地址。 （2）控制器把PC中保存的內(nèi)容，送往存儲(chǔ)器地址寄存器AR，

9、并發(fā)出“讀命令”；存儲(chǔ)器讀出指令，經(jīng)由DR送往控制器的IR中?？刂破靼裀C的內(nèi)容自動(dòng)增一；而在遇到轉(zhuǎn)移指令時(shí)，控制器則把“轉(zhuǎn)移地址”送到PC中。 （3）指令譯碼器ID對IR中進(jìn)行譯碼，分析指令的操作性質(zhì)，并由控制邏輯陣列向存儲(chǔ)器、運(yùn)算器等有關(guān)部件發(fā)出微操作命令。3 指令的執(zhí)行過程指令的執(zhí)行過程3 指令的執(zhí)行過程指令的執(zhí)行過程l（4）控制器根據(jù)指令的二進(jìn)制編碼部分，找到操作數(shù)所在的存儲(chǔ)單元地址，并送往存儲(chǔ)器的MAR，然后向存儲(chǔ)器發(fā)出“讀命令”。（尋址過程）l（5）從存儲(chǔ)器讀出的操作數(shù)經(jīng)由MDR直接送往運(yùn)算器。與此同時(shí)，控制器命令運(yùn)算器對數(shù)據(jù)進(jìn)行指令規(guī)定的運(yùn)算。運(yùn)算完之后，結(jié)果轉(zhuǎn)移到指定的存儲(chǔ)單元

10、存放。l（6）一條指令執(zhí)行完畢后，控制器接著重復(fù)步驟（2）（5），每重復(fù)一次，就執(zhí)行了一條指令，直到整個(gè)程序執(zhí)行完畢。l程序的執(zhí)行過程就是周期性和重復(fù)性地進(jìn)行上述過程的操作。假設(shè)要計(jì)算12H+18H，結(jié)果存入20H地址單元。完成這一過程的程序和機(jī)器代碼如表1-3所示。1.3.3 微機(jī)的工作過程實(shí)例微機(jī)的工作過程實(shí)例圖1-8中存儲(chǔ)器的內(nèi)容表示程序被調(diào)進(jìn)內(nèi)存后的情況。(1)第一條指令取指取指過程（mov A,12h）1） CPU將PC的內(nèi)容00H送到地址寄存器AR；2） PC內(nèi)容送入AR后，PC自動(dòng)加1，即PC=01H；3） AR的內(nèi)容00H，經(jīng)過總線控制邏輯被放到地址總線AB上，送至存儲(chǔ)器，經(jīng)過

11、地址譯碼，選中選中00H單元單元；4) CPU的控制邏輯通過控制總線發(fā)出讀控制信號(hào)發(fā)出讀控制信號(hào)；5)所選的00H單元的內(nèi)容B8H經(jīng)過DB被讀到總線控被讀到總線控制邏輯中制邏輯中；6） 總線控制邏輯將B8H送到指令寄存器IR中，然后再送到指令譯碼ID與控制邏輯單元。 (2)第一條指令執(zhí)行執(zhí)行過程1) ID對指令譯碼的結(jié)果進(jìn)行識(shí)別，知將存儲(chǔ)器下一個(gè)字節(jié)的數(shù)存到累加器A中；2） CPU將PC的內(nèi)容01H送到地址寄存器AR；3）當(dāng)PC內(nèi)容送入AR后，PC自動(dòng)加1，變成02H；4）AR內(nèi)容01H，經(jīng)過總線控制邏輯被放到地址總線AB上，送至存儲(chǔ)器，經(jīng)過地址譯碼，選中送至存儲(chǔ)器，經(jīng)過地址譯碼，選中01H單

12、元；單元；5） CPU的控制邏輯通過控制總線發(fā)出讀控制信號(hào)發(fā)出讀控制信號(hào)；6）01H單元內(nèi)容單元內(nèi)容12H經(jīng)過DB被讀到總線控制邏輯中；7） 將12H送到數(shù)據(jù)寄存器DR中，根據(jù)指令要求，12H最終被送到累加器最終被送到累加器A中。到此，第一條指令執(zhí)行完畢。 (3)第二條指令取指過程與上面基本一樣，讀出的操作碼是05H，PC為03H。(4)第二條指令執(zhí)行過程1） ID譯碼識(shí)別出是加法加法運(yùn)算，一個(gè)操作數(shù)A中，另一個(gè)操作數(shù)在存儲(chǔ)器的下一個(gè)字節(jié)中；2）6）與第一條指令執(zhí)行的相應(yīng)步驟類似，取出的取出的數(shù)據(jù)是數(shù)據(jù)是18H，PC變?yōu)?4H；7） 總線控制邏輯將28H送到數(shù)據(jù)寄存器DR中；8） 根據(jù)加法指令

13、的要求，將DR中的18H裝入到運(yùn)算寄存器的I2處，同時(shí)將累加器A中的12H裝入到運(yùn)算寄存器的I1處；9） 運(yùn)算器做加法；運(yùn)算的結(jié)果2AH從ALU中出來，經(jīng)過內(nèi)部數(shù)據(jù)總線傳送到累加器A中到此，第二條指令執(zhí)行完畢。 (5)第三條指令取指過程讀出的操作碼是A3H，PC值變?yōu)?5H。(6)第三條指令執(zhí)行過程1）ID對指令譯碼是數(shù)據(jù)存儲(chǔ)指令數(shù)據(jù)存儲(chǔ)指令，存儲(chǔ)的地址在存儲(chǔ)器的下一個(gè)字節(jié)中；2）6）類似以前步驟，取出的數(shù)據(jù)是20H，PC變?yōu)?6H；7） 總線控制邏輯將20H送到數(shù)據(jù)寄存器DR后，進(jìn)一步轉(zhuǎn)到AR中；8） AR中的20H經(jīng)過總線控制邏輯被放到地址總線AB上，經(jīng)過地址譯碼，選中選中20H單元單元；

14、9） CPU的控制邏輯通過控制總線發(fā)出寫控制信號(hào)通過控制總線發(fā)出寫控制信號(hào)；10） 累加器A中的數(shù)據(jù)2AH經(jīng)內(nèi)部數(shù)據(jù)總線送到DR中，再由DB總線輸出并存儲(chǔ)到存儲(chǔ)器的輸出并存儲(chǔ)到存儲(chǔ)器的20H單元單元中。到此，第三條指令執(zhí)行完畢。進(jìn)入到最后一條指令的執(zhí)行。最后一條指令用前面類似的方法取指，譯碼后發(fā)現(xiàn)是終止指令，于是控制器停止產(chǎn)生任何控制命令，計(jì)算機(jī)停止全部操作。 1.4 微型計(jì)算機(jī)系統(tǒng)微型計(jì)算機(jī)系統(tǒng)1.4.1 組成組成 硬件。主要包括主機(jī)(即微型計(jì)算機(jī))和外圍設(shè)備。 軟件。為運(yùn)行、管理和維護(hù)計(jì)算機(jī)系統(tǒng)或?yàn)閷?shí)現(xiàn)某一功能而編寫的各種程序的總和及其相關(guān)資料。它是程序、數(shù)據(jù)和有關(guān)文檔的集合，其中程序是完

15、成任務(wù)所需要的一系列指令序列，文檔則是為了便于了解程序所需要的闡明性資料。微型機(jī)系統(tǒng)微型機(jī)系統(tǒng)硬件硬件外圍設(shè)備外圍設(shè)備過程控制過程控制I/O通道通道A/D,D/A轉(zhuǎn)換器轉(zhuǎn)換器開關(guān)量等開關(guān)量等外部設(shè)備外部設(shè)備鍵盤、鼠標(biāo)等輸入設(shè)備鍵盤、鼠標(biāo)等輸入設(shè)備顯示器、打印機(jī)等輸出設(shè)備顯示器、打印機(jī)等輸出設(shè)備 軟驅(qū)、硬盤及磁帶等外存儲(chǔ)軟驅(qū)、硬盤及磁帶等外存儲(chǔ)器器主主 機(jī)機(jī)微處理器微處理器(CPU)運(yùn)算器運(yùn)算器(ALU，算術(shù)邏輯運(yùn)算單元，算術(shù)邏輯運(yùn)算單元)控制器控制器(控制單元控制單元CU)寄存器陣列寄存器陣列(RA) 內(nèi)存儲(chǔ)器內(nèi)存儲(chǔ)器RAM ROM, EPROM，E2PROM, Cache等軟件軟件系統(tǒng)軟件系

16、統(tǒng)軟件應(yīng)用軟件應(yīng)用軟件圖1-9 微型計(jì)算機(jī)系統(tǒng)組成圖支撐軟件支撐軟件BIOS與操作系統(tǒng)與操作系統(tǒng)系統(tǒng)總線系統(tǒng)總線數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線控制總線控制總線 I/O接口接口電路電路并行并行I/O 串行串行I/O1.4.2 微型計(jì)算機(jī)的分類微型計(jì)算機(jī)的分類1.按微處理器CPU字長字長分類：(1)4位微機(jī)； (2)8位微機(jī)；(3)16位微機(jī)(4)32位微機(jī)；(5)64位微機(jī)。2. 按微型計(jì)算機(jī)的組裝形式組裝形式分類 (1)單片機(jī)：將CPU、部分存儲(chǔ)器、部分I/O接口集成在一個(gè)芯片上，一個(gè)芯片就是一臺(tái)微型機(jī)，簡稱單片機(jī)。 單板機(jī) ：將CPU、存儲(chǔ)器、I/O接口及部分I/O設(shè)備安裝在一個(gè)印刷線路板

17、上。這塊印刷線路板就是一臺(tái)完整的微型機(jī)，稱為單板微型計(jì)算機(jī)，簡稱單板機(jī)。 個(gè)人計(jì)算機(jī) (Personal Computer，PC)。3. 按綜合性能指標(biāo)綜合性能指標(biāo)分類 ：巨型機(jī)、大型機(jī)、小型機(jī)、微型機(jī)、工作站。1.4.3 微型機(jī)的主要技術(shù)指標(biāo)微型機(jī)的主要技術(shù)指標(biāo)1.主頻主頻：也叫時(shí)鐘頻率，時(shí)鐘脈沖的固定頻率。單位MHz、GHz。從486開始，主頻=外部總線頻率倍頻系數(shù)。2. 字長字長：微機(jī)系統(tǒng)中CPU一次能處理的二進(jìn)制位數(shù)。3. 運(yùn)算速度運(yùn)算速度：衡量計(jì)算機(jī)性能的一個(gè)重要指標(biāo)。常用百萬條指令每秒(Millions of Instruction Per Second)表示，并以MIPS作為縮寫

18、。4. 主存容量和存取時(shí)間主存容量和存取時(shí)間。主存容量是指主存儲(chǔ)器所能存儲(chǔ)二進(jìn)制信息的總量。1.4.3 微型機(jī)的主要技術(shù)指標(biāo)微型機(jī)的主要技術(shù)指標(biāo)5. 可靠性可靠性：是一個(gè)綜合的指標(biāo)，一般常用平均無故障運(yùn)行時(shí)間來衡量。6. 性價(jià)比性價(jià)比：機(jī)器性能與價(jià)格的比值，衡量計(jì)算機(jī)產(chǎn)品性能優(yōu)劣的一個(gè)綜合性指標(biāo)。性價(jià)比的比值越大越好。1.4.4 應(yīng)用應(yīng)用l科學(xué)計(jì)算與數(shù)據(jù)處理、工業(yè)控制、自動(dòng)化儀器、儀表裝置、計(jì)算機(jī)輔助設(shè)計(jì)、計(jì)算機(jī)仿真、人工智能、信息管理與辦公自動(dòng)化。1.5 PC系列微機(jī)的體系結(jié)構(gòu)系列微機(jī)的體系結(jié)構(gòu) 微機(jī)主要由主板和各類I/O接口板組成。 主板上的元件分為CPU、系統(tǒng)支持芯片、存儲(chǔ)器、I/O接口

19、電路和I/O接口插槽，用總線相連接。I/O接口擴(kuò)展卡是插在I/O接口擴(kuò)展槽上的各類設(shè)備的接口電路板，如顯示卡、聲卡及網(wǎng)卡等。1.5.1 PC/XT機(jī)的基本結(jié)構(gòu) PC/XT機(jī)是采用8088微處理器構(gòu)造的第一代通用微機(jī)，通過PC總線進(jìn)行全系統(tǒng)調(diào)度和控制，并和系統(tǒng)中的其他部件進(jìn)行數(shù)據(jù)交換 。如圖1-12所示。 其中，PC總線是微機(jī)最早的總線，其數(shù)據(jù)總線寬度為8位，地址總線寬度為20位。 除微處理器之外的其它部件主要有： 系統(tǒng)支持芯片 ROM RAM(主存) I/O接口電路 I/O擴(kuò)展槽微處理器微處理器8088協(xié)處理器協(xié)處理器80878253定時(shí)定時(shí)/計(jì)數(shù)器計(jì)數(shù)器PC總線總線ROM BIOSDRAM控

20、制器控制器主板上的主板上的RAM8237DMA控制器控制器8259中斷控制器中斷控制器DMA頁面寄存器頁面寄存器8250串行串行通信控制器通信控制器8255并行接口并行接口擴(kuò)展擴(kuò)展總線總線緩沖緩沖器器8個(gè)個(gè)62引腳擴(kuò)展插槽引腳擴(kuò)展插槽圖1-12 8088/8086微機(jī)的基本結(jié)構(gòu) 1.系統(tǒng)支持芯片系統(tǒng)支持芯片 這些控制機(jī)構(gòu)就由系統(tǒng)支持芯片組成。 (1) 8087協(xié)處理器 。(2) 可編程定時(shí)/計(jì)數(shù)器8253/8254 。(3) DMA控制器8237 。(4) 可編程中斷控制器8259 。(5) 串行通信控制器8250 。(6) 可編程并行接口8255 。2.ROMPC/XT的ROM的容量為64

21、KB。早期的機(jī)器上在F6000HFDFFFH中固化了32 KB的BASIC解釋程序，以后的機(jī)器上已經(jīng)不再固化BASIC解釋程序。FE000HFFFFFH中固化了基本輸入/輸出系統(tǒng)(BIOS)。3.RAM(主存)在PC/XT系統(tǒng)板上的存儲(chǔ)器芯片共4列，每列9片組成帶奇偶校驗(yàn)的64 KB內(nèi)存。4列構(gòu)成256 KB的主存空間。后來的一些主板上插接了640 KB內(nèi)存。4.I/O接口電路接口電路在系統(tǒng)板上還有IBM PC和IBM PC/XT的音頻盒式磁帶機(jī)、鍵盤和揚(yáng)聲器的接口電路。后來，磁帶機(jī)的接口從微機(jī)中逐漸被去掉了。5.I/O擴(kuò)展槽擴(kuò)展槽PC/XT有8個(gè)62芯的I/O擴(kuò)展槽，它符合PC總線的規(guī)范，可

22、以插接各種接口擴(kuò)展卡，例如顯示卡、硬盤卡等。1.5.2 80386/80486微機(jī)的基本結(jié)構(gòu)微機(jī)的基本結(jié)構(gòu) 386和486，不再有專門的協(xié)處理器，都采用ISA總線將系統(tǒng)的各個(gè)部件連接起來，而且都具有高速緩沖存儲(chǔ)器(Cache)，并且都采用了一組多功能芯片來代替原來的單功能的接口控制芯片，如圖1-13所示。 圖1-13 80386/80486微機(jī)的基本結(jié)構(gòu) 微處理器微處理器80386/80486Cache控制器80387(僅僅386微機(jī)有微機(jī)有)總線控制器總線控制器集成外圍集成外圍控制器控制器擴(kuò)展總線擴(kuò)展總線控制器控制器實(shí)時(shí)時(shí)鐘實(shí)時(shí)時(shí)鐘/日歷日歷CMOS RAMCache主存主存CPU局部總局部

23、總線線ISA總線總線 廣泛采用了ISA總線替代原來的PC總線。 由幾個(gè)多功能芯片多功能芯片組成的芯片組來替代替代PC/XT機(jī)中的多個(gè)單功能芯片單功能芯片。 RAM，80386和80486微機(jī)均采用單列式存儲(chǔ)單列式存儲(chǔ)器組件器組件SIMM封裝的動(dòng)態(tài)存儲(chǔ)器(內(nèi)存條內(nèi)存條)。 在I/O插槽方面，80386一般有ISA總線標(biāo)準(zhǔn)的8位和16位的擴(kuò)展槽若干個(gè)；80486有ISA總線標(biāo)準(zhǔn)的8位和16位擴(kuò)展槽若干個(gè)，有些還有VESA標(biāo)準(zhǔn)的32位擴(kuò)展槽。 后期的80486微機(jī)采用了VESA總線及總線及PCI總線總線作為各個(gè)部件的連線。由于VESA總線固有的缺點(diǎn)及PCI總線的及時(shí)推出，因此VESA總線很快退出市場

24、。而PCI總線在Pentium機(jī)中應(yīng)用廣泛，所以常被作為Pentium系列微機(jī)的主要總線結(jié)構(gòu)。 1.5.3 現(xiàn)代微機(jī)的基本結(jié)構(gòu)現(xiàn)代微機(jī)的基本結(jié)構(gòu) Pentium系列微處理器，改變了主板總線結(jié)構(gòu)，采用更明顯的三級(jí)總線結(jié)構(gòu)更明顯的三級(jí)總線結(jié)構(gòu)，即CPU總線(Host Bus)、局部總線(PCI總線)和系統(tǒng)總線系統(tǒng)總線(一般是一般是ISA)。CPU總線為64位數(shù)據(jù)線、32位地址線的同步總線，66MHz或100MHz總線時(shí)鐘頻率；PCI總線為32位或64位數(shù)據(jù)，地址分時(shí)復(fù)用同步總線。PCI局部總線作為高速的外圍總線，不僅能直接連高速的外設(shè)，且通過橋芯片和更高速的CPU總線與系統(tǒng)總線相連。外圍總線由低速

25、總線發(fā)展到以高速的PCI總線總線為主。另外，三級(jí)總線之間由更高集成度的多功能橋多功能橋路芯片路芯片組成的芯片組相連，形成一個(gè)統(tǒng)一的整體。橋路芯片起到信號(hào)速度緩沖、電平轉(zhuǎn)換和控制協(xié)議信號(hào)速度緩沖、電平轉(zhuǎn)換和控制協(xié)議轉(zhuǎn)換轉(zhuǎn)換的作用。通過對這些芯片組的功能和連接方法的劃分，又可將這種基本結(jié)構(gòu)分為南北橋結(jié)構(gòu)南北橋結(jié)構(gòu)和中心(Hub)結(jié)構(gòu)兩種。 1.南北橋結(jié)構(gòu)的微機(jī)南北橋結(jié)構(gòu)的微機(jī) 通過兩個(gè)橋片將三級(jí)總線連接起來。北橋芯片的CPU總線-PCI橋片(Host Bridge)和被稱做南橋芯片的PCI-ISA橋片。南北橋結(jié)構(gòu)的芯片組種類很多，既有Intel芯片組，也有非Intel芯片組。 圖1-14所示的是由

26、Intel公司著名的南北橋結(jié)構(gòu)的芯片組440BX所組成的Pentium II微機(jī)的基本結(jié)構(gòu)。圖1-14 南北橋結(jié)構(gòu)的Pentium微機(jī)的基本結(jié)構(gòu) Pentium II處理器處理器80386/486PCI總線總線82443BX（北橋）（北橋）圖形設(shè)備圖形設(shè)備主存主存I/OAPICPCI插槽插槽2個(gè)個(gè)IDE接口接口2個(gè)個(gè)USB接口接口CPU總線總線Pentium II處理器處理器80386/486支持支持SDRAM66/100MHZx2AGP總線總線82371EB（PIIX4E）（南橋）（南橋）ISA總線總線ISA插槽插槽440BX芯片組由南北橋芯片組成。 北橋北橋82443BX芯片，芯片，CPU

27、總線與PCI總線的橋梁。集成CPU總線接口，支持單、雙處理器單、雙處理器（可組成對稱多處理機(jī)（SMP）結(jié)構(gòu)；同時(shí)還集成了主存控制器主存控制器、PCI總線接口、PCI仲裁器及AGP接口，并支持系統(tǒng)管理模式(SMM)和電源管理功能。 南橋南橋8237lEB芯片，芯片， PCI總線和ISA總線的橋梁。集成了PCI-ISA連接器、IDE控制器、2個(gè)增強(qiáng)的DMA控制器、2個(gè)8259中斷控制器、8253/8254時(shí)鐘發(fā)生器和實(shí)時(shí)時(shí)鐘等多個(gè)部件；還集成了一些新功能，如USB控制器、電源管理邏輯及支持可選的I/O APIC等。USB接口，可連接很多外部設(shè)備（掃描儀、打印機(jī)、數(shù)碼相機(jī)和攝像頭等）。 這個(gè)結(jié)構(gòu)的最大特點(diǎn)就是將局部總線PCI直接作為高速的外圍總線連接到PCI插槽上。這一變化適應(yīng)了高速外圍設(shè)備與微處理器的連接要求。 2.中心結(jié)構(gòu)的微機(jī)中心結(jié)構(gòu)的微機(jī) 南北橋芯片通過PCI總線連接的，南北橋芯片之間的頻繁數(shù)據(jù)交換必然使得PCI總線信息通路出現(xiàn)一定的擁擠，也使它們之間的信息交換受到一定的影響。為了克服這個(gè)問題，也為了進(jìn)一步加強(qiáng)PCI