后端工藝PPT學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1后端工藝后端工藝 第九章 后端工藝Backend technology: fabrication of interconnects andthe dielectrics that electrically and physically separatethem.第1頁/共49頁 第九章 后端工藝早期的IC結(jié)構(gòu)較現(xiàn)在的要簡單的多多層金屬互連增加了電路功能并使速度加快Local interconnects (polysilicon, silicides, TiN) versusglobal interconnects (usually Al).第2頁/共49頁 第九章 后端工藝 Backe

2、nd processing is becoming more important. Larger fraction of total structure and processing. Starting to dominate total speed of circuit.第3頁/共49頁 第九章 后端工藝Intel 奔騰 III Merced （1999）6層金屬互連，0.18m工藝，集成晶體管數(shù)2500萬個(gè)，連線總長度達(dá)5km第4頁/共49頁 第九章 后端工藝第5頁/共49頁 第九章 后端工藝互連以及門的延遲和芯片面積的關(guān)系電路特征尺寸不斷縮小電路特征尺寸不斷縮小,芯片面積變大芯片面積變大

3、均使互連線延遲時(shí)間增加均使互連線延遲時(shí)間增加第6頁/共49頁 第九章 后端工藝隨著集成電路特征長度不斷減少 互連延遲超過了器件門延遲第7頁/共49頁 第九章 后端工藝第8頁/共49頁 第九章 后端工藝可以簡單估計(jì)互連引起的延遲時(shí)間由于多層布線引起的延遲由于多層布線引起的延遲(上升時(shí)間上升時(shí)間)可估計(jì)為可估計(jì)為:這里這里Kox是氧化層的介電常數(shù)是氧化層的介電常數(shù),KI和邊緣場有關(guān)和邊緣場有關(guān), 是互連線的電阻率是互連線的電阻率R是傳輸線的電阻，是傳輸線的電阻，C是與傳輸線相關(guān)連的所有電容之和是與傳輸線相關(guān)連的所有電容之和第9頁/共49頁 第九章 后端工藝第10頁/共49頁 第九章 后端工藝BAC

4、KEND TECHNOLOGY第11頁/共49頁 第九章 后端工藝接觸接觸Early structures were simple Al/Si contacts.早期結(jié)構(gòu)是簡單的AL/Si接觸第12頁/共49頁 第九章 后端工藝為什么早期純鋁作為接觸和互連線？為什么早期純鋁作為接觸和互連線？電阻率低電阻率低和硅和氧化硅的黏附性好和硅和氧化硅的黏附性好和重?fù)诫s硅有良好的電接觸和重?fù)诫s硅有良好的電接觸在退火過程，對(duì)消除在退火過程，對(duì)消除SiSiO2界面陷阱有促進(jìn)作用界面陷阱有促進(jìn)作用第13頁/共49頁 第九章 后端工藝第14頁/共49頁 第九章 后端工藝衡量歐姆接觸質(zhì)量的參數(shù)是特征電阻Rc 定義：

5、零偏壓下的電流密度對(duì)電壓偏微商的倒數(shù)RcJVv01比接觸電阻的單位 : 歐姆.cm2接觸電阻 R=Rc/S第15頁/共49頁 第九章 后端工藝 金屬化層和硅襯底的接觸，既可以形成整流接觸，也可以形成歐姆接觸，主要取決于半導(dǎo)體的摻雜濃度及金半接觸的勢壘高度Heavily doped N+ SimetalOhmic ContactN- Si metalSchottkyContact第16頁/共49頁 第九章 后端工藝Al/N-Si勢壘高度 0.7eV需高摻雜歐姆接觸 Al/p-Si勢壘高度 0.4eV晶體缺陷和雜質(zhì)在半導(dǎo)體表面耗盡區(qū)起復(fù)合中心作用第17頁/共49頁 第九章 后端工藝鋁和硅接觸的問題

6、鋁和硅接觸的問題- spiking problems硅不均勻溶解到硅不均勻溶解到Al中，并向中，并向Al中擴(kuò)散，中擴(kuò)散，形成孔洞形成孔洞 ,Al填充到孔洞填充到孔洞,引起短路，因此結(jié)深大于引起短路，因此結(jié)深大于23微米，是不能采用純鋁工藝微米，是不能采用純鋁工藝為了確保鋁將為了確保鋁將Si表明的自然氧化層還原和鋁和硅良好的物理表明的自然氧化層還原和鋁和硅良好的物理接觸，要在接觸，要在450度和氫氣中進(jìn)行退火。然而在此溫度，硅在鋁中度和氫氣中進(jìn)行退火。然而在此溫度，硅在鋁中的溶解度較大。的溶解度較大。第18頁/共49頁 第九章 后端工藝第19頁/共49頁 第九章 后端工藝解決解決spiking問

7、題的方法問題的方法:廣泛采用的方法是在廣泛采用的方法是在Al中摻入中摻入1-2% Si以滿足溶解性以滿足溶解性,然而然而當(dāng)冷卻時(shí)當(dāng)冷卻時(shí),會(huì)有硅的分凝并會(huì)增加會(huì)有硅的分凝并會(huì)增加 c 方法方法1：TiSi2/TiN結(jié)構(gòu)結(jié)構(gòu)較好的方法是采用阻擋層較好的方法是采用阻擋層, Ti 或或 TiSi2有好的接觸和黏附性有好的接觸和黏附性, TiN 可作為阻擋層可作為阻擋層第20頁/共49頁 第九章 后端工藝目前常用目前常用TiN淀積在淀積在Ti上的雙層結(jié)構(gòu)，上的雙層結(jié)構(gòu)，Ti和和Si形成形成TiSi2，接觸好，而，接觸好，而TiN電阻率小，但接觸電阻率小，但接觸電阻較大。電阻較大。第21頁/共49頁 第

8、九章 后端工藝第22頁/共49頁 第九章 后端工藝BACKEND TECHNOLOGY第23頁/共49頁 第九章 后端工藝第24頁/共49頁 第九章 后端工藝- low resistivity 低電阻率- adheres well to Si and SiO2 對(duì)硅和氧化硅黏附性好- can reduce other oxides 可還原成氧化物-can be etched and deposited using reasonable techniques 易于制備和刻蝕易于制備和刻蝕第25頁/共49頁 第九章 后端工藝純Al金屬化系統(tǒng)的不足：熔點(diǎn)較低和較軟問題之一： 需熔點(diǎn)較高的材料作為 柵

9、電極( 自對(duì)準(zhǔn)工藝）和局部互連線摻雜多晶硅第26頁/共49頁 第九章 后端工藝問題之二： 容易在Al中形成小丘和孔洞 由于Al中的應(yīng)力和擴(kuò)散造成Heating places Al under compressioncausing hillocks. Cooling back down can place Alunder tension voids.第27頁/共49頁 第九章 后端工藝Adding few % Cu stabilizes grain boundaries andminimizes hillock formation.解決方法：加入少量的Cu穩(wěn)定晶界和減少小丘的形成第28頁/共49

10、頁 第九章 后端工藝 當(dāng)直流電流流過金屬薄膜時(shí)，導(dǎo)電電子與金屬離子將發(fā)生動(dòng)量交換，使金屬離子沿電子流的方向遷移，這種現(xiàn)象稱為金屬電遷移 電遷移會(huì)使金屬離子在陽極端堆積，形成小丘或晶須，造成電極間短路，在陰極端由于金屬空位的積聚而形成空洞，導(dǎo)致電路開路 問題之三：大電流密度(0.1-0.5MA/cm2)下，有 顯著的電遷移現(xiàn)象第29頁/共49頁 第九章 后端工藝第30頁/共49頁 第九章 后端工藝 式中 A 金屬條橫截面積 (cm2) J 電流密度 (A/cm2) 金屬離子激活能 (ev) k 玻爾茲曼常數(shù) T 絕對(duì)溫度 C 與金屬條形狀、結(jié)構(gòu)有關(guān)的常數(shù) KTCJAMTFexp2第31頁/共49

11、頁 第九章 后端工藝解決電遷移現(xiàn)象的方法 在在Al中加入中加入 Cu (0.5-4 weight %) 可以消除電遷移可以消除電遷移 通常在通常在Al中加入中加入 1-2 wt % Si 和和0.5-4 wt % Cu.第32頁/共49頁 第九章 后端工藝進(jìn)一步的發(fā)展是采用其他低電阻率材料作為局部互連，如采用TiN 和和 硅化物硅化物 ，silicides.圖中硅化物TiSi2可用于；1.作為多晶硅柵上的連線2.作為和pn結(jié)的連線3.局部互連線第33頁/共49頁 第九章 后端工藝Spacer第34頁/共49頁 第九章 后端工藝Self-aligned silicide (“salicide”)

12、 process自對(duì)準(zhǔn)硅化物工藝 Salicide第35頁/共49頁 第九章 后端工藝有多種硅化物應(yīng)用于集成電路工藝中有多種硅化物應(yīng)用于集成電路工藝中第36頁/共49頁 第九章 后端工藝Multilevel metal interconnects posed new challenges.多層金屬互連問題面臨新挑戰(zhàn)早期集成電路是二層金屬結(jié)構(gòu)早期集成電路是二層金屬結(jié)構(gòu)(1970-1980)當(dāng)金屬互連層增加，不平整的形貌將會(huì)使當(dāng)金屬互連層增加，不平整的形貌將會(huì)使光刻、淀積和填充等成為嚴(yán)重問題光刻、淀積和填充等成為嚴(yán)重問題降低臺(tái)階高度，獲得平坦形貌的工藝稱平坦化工藝降低臺(tái)階高度，獲得平坦形貌的工藝稱

13、平坦化工藝第37頁/共49頁 第九章 后端工藝Demonstration of Degree of Planarization平坦化平坦化程度定義程度定義平坦化是第一個(gè)問題平坦化是第一個(gè)問題如何解決下節(jié)討論如何解決下節(jié)討論第38頁/共49頁 第九章 后端工藝Al的電遷移仍然是個(gè)問題，解決方法：在Al的上、下，甚至中間加入分流金屬層，如Ti,Ti-W,TiN和TiSi等。分流層在多層布線中機(jī)械性能好且它的黏附性好，也是好的阻擋層。電遷移是第二個(gè)問題電遷移是第二個(gè)問題第39頁/共49頁 第九章 后端工藝目前集成電路多層布線技術(shù)中采用了上述工藝第40頁/共49頁 第九章 后端工藝BACKEND TE

14、CHNOLOGY第41頁/共49頁 第九章 后端工藝Dielectrics介質(zhì)Dielectrics electrically and physically separateinterconnects from each other and from active regions.第42頁/共49頁 第九章 后端工藝Two types:- First level dielectric- Intermetal dielectric (IMD)第43頁/共49頁 第九章 后端工藝 First level dielectric is usually SiO2 “doped” with P orB o

15、r both (2-8 wt. %) to enhance reflow properties. PSG: phosphosilicate glass, reflows at 950-1100C BPSG: borophosphosilicate glass, reflows at 800C.SEM image of BPSG oxide layer after 800C reflowstep, showing smooth topography over step.第44頁/共49頁 第九章 后端工藝Undoped SiO2 often used above and below PSG orBPSG to prevent corrosion of Al .第45頁/共49頁 第九章 后端工藝介質(zhì)層（介質(zhì)層（inter-metal dielectric）SiO2CVD（SiH4源源)、PECVD SiO2（TEOS），），SOG低介電常數(shù)材料必須滿足諸多條件，例如：低介電常數(shù)材料必須滿足諸多條件，例如：足夠的機(jī)械強(qiáng)度以支