組合邏輯電路分析和設計

1、專題五 組合邏輯電路分析與設計一、專題復習要求1.熟練掌握基本門電路的邏輯關(guān)系以及各種表示方式。2.熟練掌握組合邏輯電路的分析和設計。二、復習考核（一）判斷題1當決定事件發(fā)生的所有條件中任一個（或幾個）條件成立時，這件事件就會發(fā)生，這種因果關(guān)系稱為與運算。 （ ）2TTL與非門多余的輸入端應接。 （ ） 3TTL、CMOS門中未使用的輸入端均可懸空。 （ ）4. 邏輯變量的取值，比大。 （ ）（二）填空題1. 如果對鍵盤上108個符號進行二進制編碼，則至少要 位二進制數(shù)碼。2（27）10=（ ）2=（ ）8421BCD。3. 典型的TTL與非門電路使用的電路為電源電壓為_V，其輸出高電平為_V

2、，輸出低電平為_V， CMOS電路的電源電壓為_ _ V 。4.三態(tài)門電路的輸出有高電平、低電平和_3種狀態(tài)。5.多個集電極開路門（OC門）的輸出端可以 _。（三）選擇題1. 一只四輸入端或非門，使其輸出為1的輸入變量取值組合有( )種。A15         B8 C7         D12函數(shù)F=AB+BC，使F=1的輸入ABC組合為(  )AABC=000   

3、0;    BABC=010 CABC=101        DABC=1103在下列邏輯電路中，不是組合邏輯電路的有 。A.譯碼器 B.編碼器 C.全加器 D.寄存器4已知，下列結(jié)果正確的是（ ） A Y=A BY=B C DY=15對于如圖所示波形,其反映的邏輯關(guān)系是_。A與關(guān)系 B異或關(guān)系 C同或關(guān)系 D無法判斷6已知A=（1044）10（下標表示進制），下列結(jié)果正確的是（ ）A A=（10101）2 BA=（0A8）16 C A=（124）8 DA=（2021）57寫

4、出如圖所示各電路輸出信號的邏輯表達式并化簡，說明其功能。（1）邏輯表達式 邏輯功能8對下列Z函數(shù)要求：（1）列出真值表；（2）用卡諾圖化簡；（3）畫出化簡后的邏輯圖。Z= BC=0（1）真值表 （2）卡諾圖化簡A B C Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 （3）表達式 （4）邏輯圖三、拓展訓練1D觸發(fā)器有 個穩(wěn)定狀態(tài)，4個D觸發(fā)器能存儲 位二進制數(shù)信息。28421BCD碼是 （填有權(quán)/無權(quán)）碼。3如圖3所示邏輯電路，F(xiàn)與A、B、C之間的邏輯關(guān)系為F_。題3圖題4圖 題34某組合邏輯電路的輸出F與輸入A、B的波形如題12圖所示，則

5、該電路的邏輯功能為A與非 B或非 C異或 D與5如下圖所示電路中，能實現(xiàn)的電路是（ ）。題5圖6如圖6所示電路中V1、V2的Vces=0，則Y與A、B的邏輯關(guān)系是（）題7圖題6圖 AY=AB B. Y=CY=A+B D. Y=7實現(xiàn)D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，如圖7所示電路中的虛線框內(nèi)應是（ ） A或非門 B. 與非門 C. 異或門 D. 與門8寫出如圖所示各電路輸出信號的邏輯表達式并化簡，說明其功能。（1）邏輯表達式: 邏輯功能:9試設計一個運算電路。該運算電路的輸入為一個兩位的二進制數(shù)AB，輸出為Y3、 Y2 、Y1和Y0。該電路的功能是：電路輸出的二進制數(shù)比輸入量的平方還大5。 （1）列出真

6、值表； （4分） （2）寫出邏輯表達式；（4分） （3）用與非門設計出的邏輯電路圖。（4分）解：（1）列出真值表： 輸入輸出A BY3 Y2 Y1 Y00 00 11 01 1（2）寫出邏輯表達式并化簡：Y3 =Y2 =Y1 =Y0 = （3）用與非門畫出邏輯電路圖：10今有A、B、C三人可以進入某秘密檔案室，但條件是A、B、C三人在場或有兩人在場，但其中一人必須是A，否則報警系統(tǒng)就發(fā)出警報信號。試：（1）列出真值表； （2）寫出邏輯表達式并化簡； （3）用基本門電路畫出邏輯圖。（A、B、C表示三個人，邏輯1表示某人在場，0表示不在場。F表示警報信號，F(xiàn)=1表示報警，F(xiàn)=0表示不報警。）解：根

7、據(jù)題意義，列出真值表 邏輯函數(shù)表達式并化簡 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 畫出邏輯電路圖11某同學參加四門課程考試，規(guī)定如下：課程A及格得1分，不及格得0分；課程B及格得2分，不及格得0分；課程C及格得4分，不及格得0分；課程D及格得5分，不及格得0分。若總得分大于8分（含8分），應可結(jié)業(yè)。（1）填寫真值表（題10表）；（2）寫出滿足上述要求Y的最小項表達式，并化簡成最簡的與非與非式；（3）試用與非門畫出實現(xiàn)上述要求的邏輯電路。題10表 真值表ABCDYABCDY000010000001100100101010001110110100110001011101011011100111111112設X、Y均為三位二進制數(shù)，X為輸入，Y為輸出，要求兩者之間有下述關(guān)系：當1X7時，Y=X-1；當X=0時，Y=3。要求：（1）填寫題68表所示的邏輯真值表。（2）寫出Y2、Y1、Y0最簡邏輯表達式。（3）試用二輸入與非門和異或門實現(xiàn)該邏輯電路，畫出邏輯電路圖。 13試用最少的二輸入與非門和異或門設計三位二進制補碼電路。（提示：求二進制數(shù)的補碼，即將該數(shù)各位按位取反后在末位加1，如1110的補碼為0010）。要求：（1）列出真值表；（2）