第5章存儲(chǔ)器系統(tǒng)ev2ppt課件

1、1 第5章 存儲(chǔ)系統(tǒng)25.1 概 述3半導(dǎo)體存儲(chǔ)器l存儲(chǔ)器是計(jì)算機(jī)中用來記錄信息的設(shè)備。存儲(chǔ)器是計(jì)算機(jī)中用來記錄信息的設(shè)備。由能夠表示二進(jìn)制數(shù)由能夠表示二進(jìn)制數(shù)“0”和和“1”的、具有的、具有記憶功能的一些物理器件組成。記憶功能的一些物理器件組成。l能存放一位二進(jìn)制數(shù)的物理器件稱為一個(gè)能存放一位二進(jìn)制數(shù)的物理器件稱為一個(gè)存儲(chǔ)元。存儲(chǔ)元。l若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。4存儲(chǔ)器的層次結(jié)構(gòu)l由上至下容量越來越大，速度越來越慢由上至下容量越來越大，速度越來越慢 通用寄存器堆及通用寄存器堆及 指令、數(shù)據(jù)緩沖棧指令、數(shù)據(jù)緩沖棧 高速緩存高速緩存 主存儲(chǔ)器主存儲(chǔ)器 聯(lián)機(jī)外存儲(chǔ)器聯(lián)

2、機(jī)外存儲(chǔ)器 脫機(jī)外存儲(chǔ)器脫機(jī)外存儲(chǔ)器5內(nèi)存儲(chǔ)器的分類l內(nèi)存儲(chǔ)器內(nèi)存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（ram）只讀存儲(chǔ)器（只讀存儲(chǔ)器（rom）靜態(tài)存儲(chǔ)器（靜態(tài)存儲(chǔ)器（sramstatic ram）動(dòng)態(tài)存儲(chǔ)器（動(dòng)態(tài)存儲(chǔ)器（dram -dynamic ram ）掩模掩模rom一次性可寫一次性可寫rom(prom)可擦寫式可擦寫式eprom電可擦寫式電可擦寫式eeprom6主要技術(shù)指標(biāo)l存儲(chǔ)容量存儲(chǔ)容量l存取時(shí)間和存取周期存取時(shí)間和存取周期l平均故障間隔時(shí)間（平均故障間隔時(shí)間（mtbfmtbf）（可靠性）（可靠性）l功耗功耗cpucpu讀寫存儲(chǔ)器的時(shí)間必須大于存儲(chǔ)芯片的讀寫存儲(chǔ)器的時(shí)間必須大于存儲(chǔ)芯

3、片的額定存取時(shí)間額定存取時(shí)間75.2 隨機(jī)存取存儲(chǔ)器要求掌握：要求掌握：lsram與與dram的主要特點(diǎn)的主要特點(diǎn)l幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接l存儲(chǔ)器擴(kuò)展技術(shù)存儲(chǔ)器擴(kuò)展技術(shù)8一、靜態(tài)存儲(chǔ)器sram特點(diǎn)：特點(diǎn)：l存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)定存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)定p1999典型sram芯片cmos ram芯片芯片6264： l主要引腳功能主要引腳功能l工作時(shí)序工作時(shí)序l與系統(tǒng)的連接使用與系統(tǒng)的連接使用10sram 6264芯片( ) 6264外部引線圖外部引線圖128234567891011121314272625242322212019

4、18171615nca12a7a6a5a4a3a2a1a0d0d1d2gndd7d6d5d4d3wecs2a8a9a11oea10cs1+5vl地址線：地址線： a0-a12l數(shù)據(jù)線：數(shù)據(jù)線： d0-d7l輸出允許信號：輸出允許信號： oel寫允許信號：寫允許信號： wel選片信號：選片信號：cs1，cs26264芯片的主要引線芯片的主要引線8k8116264的工作過程l寫操作寫操作 sram 6264寫操作時(shí)序圖寫操作時(shí)序圖 twctwrtaw數(shù)據(jù)數(shù)據(jù)地址地址tdtwtwdout dintdwtdhwecsltw寫入時(shí)間寫入時(shí)間從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的

5、時(shí)間寫信號有效時(shí)間元的時(shí)間寫信號有效時(shí)間ltwc寫入周期寫入周期兩次寫入存儲(chǔ)器所允許的最小時(shí)間兩次寫入存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間間隔有效地址維持的時(shí)間126264芯片與系統(tǒng)的連接d0d7a0a12weoecs1cs2a0a12memwmemr譯碼譯碼電路電路高位地址信號d0d7626413譯碼電路l將輸入的一組二進(jìn)制編碼變換為一個(gè)特將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的輸出信號，即：定的輸出信號，即： 將輸入的一組高位地址信號通過變換，將輸入的一組高位地址信號通過變換，產(chǎn)生一個(gè)產(chǎn)生一個(gè)有效有效的輸出信號，用于選中某的輸出信號，用于選中某一個(gè)存儲(chǔ)器芯片，從而一個(gè)存儲(chǔ)器芯片，從而

6、確定了該存儲(chǔ)器確定了該存儲(chǔ)器芯片在內(nèi)存中的地址范圍芯片在內(nèi)存中的地址范圍。14l譯碼電路可以使用譯碼電路可以使用門電路組合邏輯門電路組合邏輯l譯碼電路更多的是采用集成譯碼電路更多的是采用集成譯碼器譯碼器常用的常用的2:4譯碼器：譯碼器：74ls139常用的常用的3:8譯碼器：譯碼器：74ls138常用的常用的4:16譯碼器：譯碼器：74ls154譯碼電路15全地址譯碼l用全部的用全部的高位地址高位地址信號作為譯碼信號，信號作為譯碼信號，使得存儲(chǔ)器芯片的使得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一每一個(gè)單元都占據(jù)一個(gè)唯一的內(nèi)存地址。個(gè)唯一的內(nèi)存地址。16全譯碼示例a15 a14a13a16cbae3138

7、 2764a19a18a17a12a0cey6e2e1io/m&1c000h1dfffh全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范圍地址范圍a12a0a19a18a17a16a15a14 a1317全地址譯碼例l所接芯片的地址范圍：所接芯片的地址范圍： f0000hf1fffha19a18a17a16a15a14a13&16264cs118部分地址譯碼l用部分高位地址信號（而不是全部）作為譯碼用部分高位地址信號（而不是全部）作為譯碼信號，使得被選中得存儲(chǔ)器芯片占有信號，使得被選中得存儲(chǔ)器芯片占有幾組不同幾組不同的地址范圍。的地址范圍。l下例使用高下例

8、使用高5位地址作為譯碼信號，從而使被位地址作為譯碼信號，從而使被選中芯片的每個(gè)單元都占有兩個(gè)地址，即這選中芯片的每個(gè)單元都占有兩個(gè)地址，即這兩兩個(gè)地址都指向同一個(gè)單元。個(gè)地址都指向同一個(gè)單元。19部分地址譯碼例l兩組地址：兩組地址： f0000hf1fffh b0000hb1fffha19a17a16a15a14a13&16264cs120應(yīng)用舉例將將sram 6264芯片與系統(tǒng)連接。芯片與系統(tǒng)連接。要求：要求：l使其地址范圍為：使其地址范圍為：38000h39fffh。l使用使用74ls138譯碼器構(gòu)成譯碼電路。譯碼器構(gòu)成譯碼電路。21應(yīng)用舉例d0d7a0a12weoecs1cs2a

9、0a12memwmemrd0d7a19g1g2ag2bcbaa18a14a13&a17a16a15vccy0&22二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器dram特點(diǎn)：特點(diǎn)：l存儲(chǔ)元主要由電容構(gòu)成，由于電容存在存儲(chǔ)元主要由電容構(gòu)成，由于電容存在的漏電現(xiàn)象而使其存儲(chǔ)的信息不穩(wěn)定，的漏電現(xiàn)象而使其存儲(chǔ)的信息不穩(wěn)定，故故dram芯片需要定時(shí)刷新。芯片需要定時(shí)刷新。23典型dram芯片2164al2164a：64k1bitl采用行地址和列地址來確定一個(gè)單元；采用行地址和列地址來確定一個(gè)單元；l行列地址分時(shí)傳送，行列地址分時(shí)傳送， 共用一組地址信號線；共用一組地址信號線；l地址信號線的數(shù)量僅地址信號線的數(shù)量僅

10、 為同等容量為同等容量sram芯芯 片的一半。片的一半。242164a芯片2164a外部引線圖外部引線圖25主要引線lras：行地址選通信號。用于鎖存行地址；：行地址選通信號。用于鎖存行地址；lcas：列地址選通信號。：列地址選通信號。地址總線上先送上行地址，后送上列地址，它們地址總線上先送上行地址，后送上列地址，它們分別在分別在ras和和cas有效期間被鎖存在鎖存器中。有效期間被鎖存在鎖存器中。ldin： 數(shù)據(jù)輸入數(shù)據(jù)輸入ldout：數(shù)據(jù)輸出數(shù)據(jù)輸出we=o 數(shù)據(jù)寫入數(shù)據(jù)寫入we=1 數(shù)據(jù)讀出數(shù)據(jù)讀出we：寫允許信號：寫允許信號26工作原理l數(shù)據(jù)讀出數(shù)據(jù)讀出l數(shù)據(jù)寫入數(shù)據(jù)寫入l刷新刷新 參見

11、其工作時(shí)序圖參見其工作時(shí)序圖272164a的工作過程l讀操作讀操作l寫操作寫操作 2164a讀操作時(shí)序圖讀操作時(shí)序圖 we=1rascasdout行地址列地址有效數(shù)據(jù)存儲(chǔ)地址需要分兩批傳送存儲(chǔ)地址需要分兩批傳送 行地址選通信號行地址選通信號ras*有效，開始傳有效，開始傳送行地址送行地址 隨后，列地址選通信號隨后，列地址選通信號cas*有效，有效，傳送列地址，傳送列地址，cas*相當(dāng)于片選信號相當(dāng)于片選信號 數(shù)據(jù)從數(shù)據(jù)從dout引腳輸出引腳輸出28刷新l將存放于每位中的信息讀出再照原樣寫將存放于每位中的信息讀出再照原樣寫入原單元的過程入原單元的過程-刷新刷新29刷新操作時(shí)序操作時(shí)序trctcr

12、ptras高阻高阻tasrtrah行地址行地址地址地址dincasras采用采用“僅行地址有效僅行地址有效”方法刷新方法刷新 行地址選通行地址選通ras*有效，傳送行地址有效，傳送行地址 列地址選通列地址選通cas*無效，沒有列地址無效，沒有列地址 芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新 沒有數(shù)據(jù)輸入輸出沒有數(shù)據(jù)輸入輸出 存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新 dram必須每隔固定時(shí)間就刷新必須每隔固定時(shí)間就刷新302164a在系統(tǒng)中的連接a0a7addselras0cas0memwwecas0ras0a8a15a0a7abs2164ls158ls2

13、45d0d7adrmemrberamadseld0d7 8片31三、存儲(chǔ)器擴(kuò)展技術(shù)位擴(kuò)展位擴(kuò)展字?jǐn)U展字?jǐn)U展字位擴(kuò)展字位擴(kuò)展用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間，用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間，它們在整個(gè)內(nèi)存中占據(jù)不同的地址范圍，任它們在整個(gè)內(nèi)存中占據(jù)不同的地址范圍，任一時(shí)刻僅有一片（或一組）被選中一時(shí)刻僅有一片（或一組）被選中-存儲(chǔ)存儲(chǔ)器的擴(kuò)展。器的擴(kuò)展。32位擴(kuò)展l存儲(chǔ)器的存儲(chǔ)容量等于：存儲(chǔ)器的存儲(chǔ)容量等于： 單元數(shù)單元數(shù)每單元的位數(shù)每單元的位數(shù)l當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長小于內(nèi)當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長小于內(nèi)存單元的字長時(shí)，就要進(jìn)行位擴(kuò)展，使存單元的字長時(shí)，就要進(jìn)行位擴(kuò)展，使每個(gè)

14、單元的字長滿足要求。每個(gè)單元的字長滿足要求。字節(jié)數(shù)字節(jié)數(shù)字長字長33位擴(kuò)展例l用用8片片2164a芯片構(gòu)成芯片構(gòu)成64kb存儲(chǔ)器。存儲(chǔ)器。ls158a0a7a8a152164a2164a2164adbabd0d1d7a0a734位擴(kuò)展方法：l將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。分別引出。l位擴(kuò)展特點(diǎn)：位擴(kuò)展特點(diǎn)： 存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。35字?jǐn)U展l地址空間的擴(kuò)展。芯片每個(gè)單元中的字長滿足，地址空間的擴(kuò)展。芯片每個(gè)單元中的字長滿足，但單元數(shù)不滿足。但單元數(shù)不滿足。l擴(kuò)展原則：擴(kuò)展原則：l每個(gè)芯片的地址線、數(shù)據(jù)線、控制

15、線并聯(lián)，僅每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。地址范圍。36字?jǐn)U展例l用兩片用兩片64k8位的位的sram芯片構(gòu)成容量為芯片構(gòu)成容量為128kb的存儲(chǔ)器的存儲(chǔ)器數(shù)據(jù)總線db地址總線abgg2ag2bcba74ls138memwmemra19a18a17a16y2y3&weorcsweorcsy3memw64kx8d0 d7a0 a15a0 a15d0 d764kx837字位擴(kuò)展l根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯片數(shù)；片數(shù)；l進(jìn)行位擴(kuò)展以滿足字長要求；進(jìn)行

16、位擴(kuò)展以滿足字長要求；l進(jìn)行字?jǐn)U展以滿足容量要求。進(jìn)行字?jǐn)U展以滿足容量要求。l若已有存儲(chǔ)芯片的容量為若已有存儲(chǔ)芯片的容量為lk，要構(gòu)成容，要構(gòu)成容量為量為m n的存儲(chǔ)器，需要的芯片數(shù)為：的存儲(chǔ)器，需要的芯片數(shù)為： （m / l） （n / k）38字位擴(kuò)展例l用用intel 2164構(gòu)成容量為構(gòu)成容量為128kb的內(nèi)存。的內(nèi)存。a0a1564kb 8d0d764kb 8譯碼電路a16395.3 5.3 只讀存儲(chǔ)器（只讀存儲(chǔ)器（romrom）掩模掩模rom一次性可寫一次性可寫rom可讀寫可讀寫rom分分 類類eprom（紫外線擦除）（紫外線擦除）eeprom（電擦除）（電擦除）40一、eprom

17、特點(diǎn)：特點(diǎn)：l可多次編程寫入；可多次編程寫入；l掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失；l內(nèi)容的擦除需用紫外線擦除器。內(nèi)容的擦除需用紫外線擦除器。41eprom 2764l8k8bit芯片，其引腳與芯片，其引腳與sram 6264完完全兼容：全兼容：l地址信號：地址信號：a0 a12l數(shù)據(jù)信號：數(shù)據(jù)信號：d0 d7l輸出信號：輸出信號：oel片選信號：片選信號：cel編程脈沖輸入：編程脈沖輸入：pgm422764的工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入編程寫入擦除擦除標(biāo)準(zhǔn)編程方式標(biāo)準(zhǔn)編程方式快速編程方式快速編程方式編程寫入的特點(diǎn)：編程寫入的特點(diǎn)：每出現(xiàn)一個(gè)編程負(fù)脈沖就寫入一個(gè)字節(jié)數(shù)據(jù)每出現(xiàn)一個(gè)編程負(fù)脈沖

18、就寫入一個(gè)字節(jié)數(shù)據(jù)43二、eeprom特點(diǎn)：特點(diǎn)：l可在線編程寫入；可在線編程寫入；l掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失；l電可擦除。電可擦除。44典型eeprom芯片98c64al8k8bit芯片；芯片；l13根地址線（根地址線（a0 a12）；l8位數(shù)據(jù)線（位數(shù)據(jù)線（d0 d7）；）；l輸出允許信號（輸出允許信號（oe）；）；l寫允許信號（寫允許信號（we）；）；l選片信號（選片信號（ce）；）；l狀態(tài)輸出端（狀態(tài)輸出端（ready/busy）。）。45工作方式l數(shù)據(jù)讀出數(shù)據(jù)讀出l編程寫入編程寫入l擦除擦除字節(jié)寫入：每一次字節(jié)寫入：每一次busy正脈沖寫正脈沖寫 入一個(gè)字節(jié)入一個(gè)字節(jié)自動(dòng)頁

19、寫入：每一次自動(dòng)頁寫入：每一次busy正脈寫正脈寫 入一頁（入一頁（1 32字節(jié)）字節(jié)）字節(jié)擦除：一次擦除一個(gè)字節(jié)字節(jié)擦除：一次擦除一個(gè)字節(jié)片擦除：一次擦除整片片擦除：一次擦除整片46eeprom的應(yīng)用l可通過編寫程序?qū)崿F(xiàn)對芯片的讀寫，但可通過編寫程序?qū)崿F(xiàn)對芯片的讀寫，但 每寫入一個(gè)字節(jié)都需判斷每寫入一個(gè)字節(jié)都需判斷ready/busy 端的狀態(tài)，僅當(dāng)該端為高電平時(shí)才可寫端的狀態(tài)，僅當(dāng)該端為高電平時(shí)才可寫 入下一個(gè)字節(jié)。入下一個(gè)字節(jié)。47四、閃速eeprom特點(diǎn)：特點(diǎn)：l通過向內(nèi)部控制寄存器寫入命令的方法通過向內(nèi)部控制寄存器寫入命令的方法來控制芯片的工作方式。來控制芯片的工作方式。48工作方式

20、數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入：編程寫入： 擦除擦除讀單元內(nèi)容讀單元內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀芯片的廠家及器件標(biāo)記讀芯片的廠家及器件標(biāo)記數(shù)據(jù)寫入，寫軟件保護(hù)數(shù)據(jù)寫入，寫軟件保護(hù)字節(jié)擦除，塊擦除，片擦除字節(jié)擦除，塊擦除，片擦除擦除掛起擦除掛起495.45.4 高速緩存（cache)cache)了解：了解：lcache的基本概念；的基本概念；l基本工作原理；基本工作原理；l命中率；命中率；lcache的分級體系結(jié)構(gòu)的分級體系結(jié)構(gòu)50cache的基本概念l由于由于cpu與主存之間在執(zhí)行速度上存在與主存之間在執(zhí)行速度上存在較大的差異，為提高較大的差異，為提高cpu的效率，并考的效率，并考

21、慮到價(jià)格因素，基于程序的局部性原理，慮到價(jià)格因素，基于程序的局部性原理，在在cpu與主存之間增加的高速緩沖存儲(chǔ)與主存之間增加的高速緩沖存儲(chǔ)器器 cache技術(shù)技術(shù)51cache的工作原理cpucache主主 存存db52cache的命中率lcache與內(nèi)存的空間比一般為：與內(nèi)存的空間比一般為：1 128lcpu讀取指令或數(shù)據(jù)時(shí)首先在讀取指令或數(shù)據(jù)時(shí)首先在cache中中找，若找到則找，若找到則“命中命中”，否則為，否則為“不命不命中中”。l命中率影響系統(tǒng)的平均存取速度命中率影響系統(tǒng)的平均存取速度系統(tǒng)的平均存取速度系統(tǒng)的平均存取速度= cache存取速度存取速度命中率命中率+ram存取速度存取速度不命中率不命中率53cache的讀寫操作讀操作讀操作寫操作寫操作貫穿讀出式貫穿讀出式旁路讀出式旁路讀出式寫穿式寫穿式回寫式回寫式54貫穿讀出式cpucache主主 存存cpucpu對主存的所有數(shù)據(jù)請求都首先送到對主存的所有數(shù)據(jù)請求都