微機(jī)原理 (2)ppt課件

1、1第第5章章 處理器總線時序和系統(tǒng)總線處理器總線時序和系統(tǒng)總線;.微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 25.1 80865.1 8086的引腳功能的引腳功能6.2 80866.2 8086處理器時序處理器時序6.3 6.3 系統(tǒng)總線系統(tǒng)總線微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 3（1）地址/數(shù)據(jù)總線（2）地址/狀態(tài)總線（3）控制總線和其他控制線微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 4是分時復(fù)用分時復(fù)用總線。在總線周期T1內(nèi)，它們是用來輸出要訪問的存儲器地址或I/O端口地址A15A0；在總線周期的其他時間內(nèi)，作為雙向數(shù)據(jù)總線； 對8086就是D15D0； 對808

2、8就是D7D0。微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 5是分時復(fù)用分時復(fù)用總線。在總線周期T1內(nèi)，它們是用來輸出要訪問的存儲器地址的高4位A19A16；在總線周期的其他時間內(nèi)，這4條線作為輸出CPU的狀態(tài)信息。 ）S6恒為0； ） S5反映中斷允許標(biāo)志IF的值； ） S4和S3組合值用來指示當(dāng)前正在使用哪個段寄存器。(P152) 微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 6BHE/S7高8位數(shù)據(jù)總線允許/狀態(tài)S7信號，是分時復(fù)用分時復(fù)用總線，在總線周期T1內(nèi)，作為D15D8允許信號，低電平有效；如輸出高電平，表示只使用低8位數(shù)據(jù)線 D7D0 ； BHE與A0組合控制傳送數(shù)據(jù)的格

3、式。BHEA0使用的數(shù)據(jù)引腳操作001010D15D0D7D0D15D8從偶地址開始讀或?qū)懸粋€字從偶地址開始讀或?qū)懸粋€字節(jié)從奇地址開始讀或?qū)懸粋€字節(jié)微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 7RD讀控制（輸出，低電平有效），表示CPU正在讀存儲器或I/O端口輸入；READY準(zhǔn)備好信號（輸入），是由所訪問的存儲器或I/O設(shè)備發(fā)來的響應(yīng)信號，高電平表示數(shù)據(jù)已經(jīng)準(zhǔn)備就緒，馬上可以進(jìn)行一次數(shù)據(jù)傳送。CPU在總線周期T3，對READY進(jìn)行采樣。TEST測試信號（輸入），當(dāng)CPU執(zhí)行WAIT指令時，每隔5個時鐘周期對此引腳測試一次，是高電平時，CPU繼續(xù)等待，直到出現(xiàn)低電平，CPU才開始執(zhí)行下一條指

4、令。微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 8INTR中斷請求（輸入），是可屏蔽中斷請求信號，當(dāng)此引腳為高電平時，表示外設(shè)提出中斷請求。CPU在每一條指令的最后一個時鐘周期對INTR進(jìn)行測試。NMI非屏蔽中斷請求（輸入，上升沿觸發(fā)），當(dāng)該引腳輸入一個由低電平變高電平的信號時，CPU會在執(zhí)行完當(dāng)前指令后，響應(yīng)中斷請求。不受IF影響，不能用指令加以屏蔽。微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 9RESET復(fù)位信號（輸入），高電平持續(xù)4個時鐘周期以上有效。復(fù)位后，F(xiàn)R、IP、DS、SS、ES和指令隊列清零，（CS）=FFFFH。MN/MX最小/最大工作方式（輸入），該引腳接高電平時，

5、表示CPU工作于最小工作方最小工作方式式；反之，是CPU工作于最大工作方式最大工作方式。8086引腳公用信號列表微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 10公用信號引腳 名稱 功能 引腳號 類型 AD15AD0 地址/數(shù)據(jù)總線 216，39 雙向 A19/S6A16/S3 地址/狀態(tài)總線 3538 輸出 BHE/S7 數(shù)據(jù)總線高 8 位允許/狀態(tài) 34 輸出 MN/MX 最小/最大方式控制 33 輸入 RD 讀控制 32 輸出 TEST 測試信號 23 輸出 READY 存儲器或 I/O 準(zhǔn)備好信號 22 輸入 RESET 系統(tǒng)復(fù)位 21 輸入 NMI 不可屏蔽中斷請求 17 輸入 I

6、NTR 可屏蔽中斷請求 18 輸入 CLK 系統(tǒng)時鐘 19 輸入 VCC +5V 電源 40 輸入 GND 接地 1，20 輸入 微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 11 當(dāng)MN/MX（33號引腳）接+5V時，8086/8088處于最小工作方式，整個系統(tǒng)只有一片CPU，所有的總線控制信號都由該CPU產(chǎn)生。INTA中斷響應(yīng)信號（輸出），是CPU對外設(shè)的中斷請求的回答信號。ALE地址鎖存允許信號（輸出），是CPU在每個總線周期T1發(fā)出的，高電平表示當(dāng)前地址/數(shù)據(jù)復(fù)用線上輸出的是地址信息。微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 12DEN數(shù)據(jù)允許信號（輸出），表示CPU準(zhǔn)備好接受

7、和發(fā)送數(shù)據(jù)。DT/R數(shù)據(jù)收發(fā)信號，用其控制數(shù)據(jù)的傳送方向。此引腳為高電平，則CPU進(jìn)行數(shù)據(jù)發(fā)送；反之，CPU進(jìn)行數(shù)據(jù)接受；M/IO存儲器/IO控制信號，高電平表示訪問存儲器，低電平表示訪問I/O。WR寫信號（輸出）此引腳低電平時，表示CPU正在執(zhí)行存儲器或I/O的寫操作。微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 13HOLD總線保持請求信號（輸入），是系統(tǒng)中其他總線主控部件向CPU發(fā)出的請求占用總線的申請信號。HLDA總線保持響應(yīng)信號（輸出），是CPU對請求占用總線使用權(quán)的響應(yīng)信號。最小工作方式引腳列表微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 14最小工作方式信號引腳 名稱 功能

8、引腳號 類型 HOLD 保持請求 31 輸入 HLDA 保持響應(yīng) 30 輸出 WR 寫控制 29 輸出 M/IO 存儲器/IO 控制 28 輸出 DT/R 數(shù)據(jù)發(fā)送/接受 27 輸出 DEN 數(shù)據(jù)允許 26 輸出 ALE 地址鎖存允許 26 輸出 INTA 中斷響應(yīng) 24 輸出 微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 15當(dāng)MN/MX（33號引腳）接地時，8086/8088處于最大工作方式，系統(tǒng)的總線控制信號由專用的總線控制器8288提供。最大方式用于多處理器和協(xié)處理器的結(jié)構(gòu)中。最大工作方式引腳列表微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 16微機(jī)原理及應(yīng)用第5章 處理器總線時序

9、和系統(tǒng)總線 171、指令周期（、指令周期（Instruction Cycle）執(zhí)行一條指令所需要的時間。（1）指令不等長：最短的指令是一個字節(jié)，大部分指令是兩個字節(jié)，最長的指令6個字節(jié)。（2）指令執(zhí)行時間不等：最短執(zhí)行時間是兩個時鐘周期，一般的加、減、比較、邏輯操作是幾十個時鐘周期，最長的為16位數(shù)乘除法操作約需要200個時鐘周期。微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 182、總線周期（、總線周期（Bus Cycle）CPU從存儲器或I/O端口讀寫一個字節(jié)或字的時間，稱為總線周期。一個總線周期至少由4個時鐘周期組成。也即4個T狀態(tài)，分別是T1，T2，T3，T4。一個總線周期完成一次數(shù)

10、據(jù)傳輸，至少要有傳送地址和傳送數(shù)據(jù)兩個過程。在T1期間，CPU輸出地址，在隨后的三個T周期，用于傳送數(shù)據(jù)?？紤]到CPU的速度，在T3、T4之間插入等待狀態(tài)TW（一個或多個附加的時鐘周期，個數(shù)由指令定，如執(zhí)行一條乘法指令需要等待124個時鐘周期）。微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 193、時鐘周期（、時鐘周期（Clock Cycle）8086CPU由外部的一片8284A芯片提供主頻8MHz的時鐘信號，時鐘周期是125ns。一個時鐘周期又稱為一個T狀態(tài)。微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 201、總線的分類2、總線的操作過程3、總線的數(shù)據(jù)傳輸方式微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 21n按所處位置分（1）片內(nèi)總線：位于微處理器芯片內(nèi)部。（2）片總線：稱為局部總線。一臺單板機(jī)或一個插件板的板內(nèi)總線，用于連接各芯片。（3）內(nèi)總線：稱為系統(tǒng)總線。用于微機(jī)系統(tǒng)各插件板間的連接。（4）外總線：稱為通信總線。用于微機(jī)系統(tǒng)之間、微機(jī)系統(tǒng)與其他系統(tǒng)或設(shè)備間的連接。微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 22微機(jī)原理及應(yīng)用第5章 處理器總線時序和系統(tǒng)總線 23n按功能分（1）地址總線：傳送地址的信號線。其數(shù)目決定了