第六章 時序邏輯電路

1、 數(shù)字邏輯電路按其工作特點可以分成兩大類：數(shù)字邏輯電路按其工作特點可以分成兩大類：組合邏組合邏輯電路輯電路和和時序邏輯電路時序邏輯電路。組合邏輯電路組合邏輯電路是指：電路在任何是指：電路在任何時刻所產(chǎn)生的輸出，都僅取決于該時刻電路的輸入。而時刻所產(chǎn)生的輸出，都僅取決于該時刻電路的輸入。而時時序邏輯電路序邏輯電路是指：任何時刻電路的輸出不但取決于該時刻是指：任何時刻電路的輸出不但取決于該時刻電路的輸入，還取決于電路過去的輸入。電路的輸入，還取決于電路過去的輸入。 時序邏輯電路按其工作方式不同，又分為時序邏輯電路按其工作方式不同，又分為同步時序邏同步時序邏輯電路輯電路（有統(tǒng)一的時鐘信號）和（有統(tǒng)一

2、的時鐘信號）和異步時序邏輯電路異步時序邏輯電路（無統(tǒng)（無統(tǒng)一的時鐘信號）一的時鐘信號） 。 本章主要介紹同步時序邏輯電路的分析和設(shè)計。本章主要介紹同步時序邏輯電路的分析和設(shè)計。第六章第六章 時序邏輯電路時序邏輯電路主要內(nèi)容主要內(nèi)容: :本章介紹同步時序電路的分析、設(shè)計方法和本章介紹同步時序電路的分析、設(shè)計方法和步驟，同時，介紹描述時序電路的常用工具，如狀態(tài)步驟，同時，介紹描述時序電路的常用工具，如狀態(tài)圖、狀態(tài)表，激勵方程和輸出方程等。最后用時序電圖、狀態(tài)表，激勵方程和輸出方程等。最后用時序電路實例來鞏固本章所學(xué)的內(nèi)容。路實例來鞏固本章所學(xué)的內(nèi)容。第六章第六章 時序邏輯電路時序邏輯電路6.1 6

3、.1 同步時序邏輯電路模型同步時序邏輯電路模型6.2 6.2 同步時序邏輯電路分析同步時序邏輯電路分析6.3 6.3 同步時序邏輯電路設(shè)計同步時序邏輯電路設(shè)計6.4 6.4 常用中規(guī)模時序邏輯器件常用中規(guī)模時序邏輯器件6.5 6.5 異步時序邏輯電路異步時序邏輯電路第六章第六章 時序邏輯電路時序邏輯電路概述概述6.1 同步時序邏輯電路模型同步時序邏輯電路模型數(shù)數(shù)字字系系統(tǒng)統(tǒng)組合邏輯電路組合邏輯電路時序邏輯電路時序邏輯電路同步時序邏輯電路同步時序邏輯電路異步時序邏輯電路異步時序邏輯電路概述概述 按照電路中狀態(tài)改變的方式來分，時序邏輯電路可以分為按照電路中狀態(tài)改變的方式來分，時序邏輯電路可以分為同

4、步時序電路同步時序電路(Synchronous Sequential Circuit)(Synchronous Sequential Circuit)和異步時序和異步時序電路電路(Asynchronous Sequential Circuit)(Asynchronous Sequential Circuit)兩大類。兩大類。 凡是有一個統(tǒng)一的時鐘脈沖凡是有一個統(tǒng)一的時鐘脈沖信號信號CPCP，存儲電路中各觸發(fā)器，存儲電路中各觸發(fā)器只在時鐘脈沖只在時鐘脈沖CPCP作用下才可能作用下才可能發(fā)生狀態(tài)轉(zhuǎn)換發(fā)生狀態(tài)轉(zhuǎn)換的時序邏輯電路稱的時序邏輯電路稱為同步時序電路。為同步時序電路。 相反，相反， 沒有沒有

5、統(tǒng)一的時鐘統(tǒng)一的時鐘脈沖信號，存儲電路中各觸發(fā)器脈沖信號，存儲電路中各觸發(fā)器( (或延遲或延遲元件元件) )狀態(tài)變化不同步的時序邏輯電路則稱為狀態(tài)變化不同步的時序邏輯電路則稱為異步時序電路異步時序電路。 由于時鐘脈沖只決定同步時序電路的狀態(tài)變化時刻，由于時鐘脈沖只決定同步時序電路的狀態(tài)變化時刻，因此分析和設(shè)計同步時序電路時，通常只將因此分析和設(shè)計同步時序電路時，通常只將時鐘脈沖時鐘脈沖CPCP看作看作時間時間基準(zhǔn)基準(zhǔn)，而不看作輸入變量。，而不看作輸入變量。 時序電路的時序電路的現(xiàn)態(tài)和次態(tài)現(xiàn)態(tài)和次態(tài)也根據(jù)也根據(jù)CPCP脈沖脈沖來區(qū)分，某個時來區(qū)分，某個時鐘脈沖鐘脈沖作用前作用前電路所處的狀態(tài)稱為

6、電路所處的狀態(tài)稱為現(xiàn)態(tài)現(xiàn)態(tài)，時鐘脈沖，時鐘脈沖作用后作用后的的狀態(tài)稱為狀態(tài)稱為次態(tài)。次態(tài)。 6.1.1 6.1.1 同步時序邏輯電路的結(jié)構(gòu)同步時序邏輯電路的結(jié)構(gòu)時序邏輯電路模型時序邏輯電路模型組合電路存儲電路X1XkQ1QrZ1ZmYryY11X X1 1、X Xk k是電路的是電路的k k個外部輸入，簡稱輸入；個外部輸入，簡稱輸入； Z Z1 1、Z Zm m是電路的是電路的m m個外部輸出，簡稱輸出；個外部輸出，簡稱輸出； Q Q1 1、Q Qr r是電路的是電路的r r個內(nèi)部輸入，也是存儲電路的輸出，通常個內(nèi)部輸入，也是存儲電路的輸出，通常用來表示電路現(xiàn)在所處的狀態(tài)（用來表示電路現(xiàn)在所處

7、的狀態(tài)（時鐘信號到來之前的電路狀時鐘信號到來之前的電路狀態(tài)態(tài)），），簡稱現(xiàn)態(tài)簡稱現(xiàn)態(tài)(Present State)(Present State)；組合電路存儲電路X1XkQ1QrZ1ZmYryY11 時序邏輯電路的一般模型由時序邏輯電路的一般模型由組合邏輯電路組合邏輯電路和起記憶作用和起記憶作用的的存儲電路存儲電路組成。組成。時鐘信號到來之后的電路狀態(tài)即時鐘信號到來之后的電路狀態(tài)即次態(tài)次態(tài)(Next State)(Next State) 。 現(xiàn)態(tài)和次態(tài)不是一成不變的。電路一旦從現(xiàn)態(tài)和次態(tài)不是一成不變的。電路一旦從現(xiàn)態(tài)變?yōu)榇螒B(tài)現(xiàn)態(tài)變?yōu)榇螒B(tài)， 對對于下一個時間節(jié)拍來講，這個于下一個時間節(jié)拍來講，這

8、個次態(tài)就變成了現(xiàn)態(tài)。次態(tài)就變成了現(xiàn)態(tài)。組 合 電 路存 儲 電 路X1XkQ1QrZ1ZmYryY11 Y11、Y1y、Y21、Yry是是電路的電路的ry個個內(nèi)部輸出內(nèi)部輸出，也，也是存儲電路的是存儲電路的激勵輸入激勵輸入(y=1或或2，分別對應(yīng)，分別對應(yīng)1個個Q有有1個或個或2個激勵輸入個激勵輸入)， 與組合邏輯電路相比，與組合邏輯電路相比， 時序邏輯電路具有以下兩個特點：時序邏輯電路具有以下兩個特點： 結(jié)構(gòu)上存在輸出到輸入的反饋通道，且有存儲器件；結(jié)構(gòu)上存在輸出到輸入的反饋通道，且有存儲器件； 因為有存儲器件，所以電路具有記憶功能。因為有存儲器件，所以電路具有記憶功能。 如果僅就輸入輸出關(guān)

9、系來看，也可以說如果僅就輸入輸出關(guān)系來看，也可以說時序邏輯電路時序邏輯電路具有具有一個特點，即電路在任何時刻的輸出不僅和一個特點，即電路在任何時刻的輸出不僅和該時刻該時刻的輸入有的輸入有關(guān)，關(guān)， 而且而且和過去的輸入和過去的輸入也有關(guān)系。也有關(guān)系。 6.1.2 6.1.2 同步時序邏輯電路的描述同步時序邏輯電路的描述描描述述方方法法狀態(tài)圖狀態(tài)圖狀態(tài)表狀態(tài)表方程組方程組時序邏輯電路必須用以下三個方程組才時序邏輯電路必須用以下三個方程組才能完全描述其功能：能完全描述其功能：輸出方程組、激勵輸出方程組、激勵方程組、次態(tài)方程組方程組、次態(tài)方程組將將現(xiàn)態(tài)、次態(tài)現(xiàn)態(tài)、次態(tài)和和輸出輸出用表格描述。用表格描述

10、。時序邏輯電路狀態(tài)轉(zhuǎn)換圖時序邏輯電路狀態(tài)轉(zhuǎn)換圖的簡稱，它能的簡稱，它能夠直觀地描述夠直觀地描述時序邏輯電路的時序邏輯電路的狀態(tài)轉(zhuǎn)換狀態(tài)轉(zhuǎn)換關(guān)系和輸入輸出關(guān)系和輸入輸出關(guān)系。關(guān)系。 方程組描述法方程組描述法和組合邏輯電路只需要一個輸出方程組就可完全描述電路功能和組合邏輯電路只需要一個輸出方程組就可完全描述電路功能不同，時序邏輯電路必須用以下三個方程組才能完全描述其功不同，時序邏輯電路必須用以下三個方程組才能完全描述其功能：能：輸出方程組輸出方程組),(11nrnnkniniQQXXFZi= 1,m激勵方程組激勵方程組),(11nrnnknjnjyQQXXGYj=1,r；y=1或2 ),(11nr

11、nnknjnjyQQXXGYj=1,r；y=1或2 次態(tài)方程組次態(tài)方程組),(11njynjnjnjYYQHYj=1, r ； y=1或 2 上標(biāo)上標(biāo)n n和和n+1n+1用以標(biāo)明時間上的用以標(biāo)明時間上的先后先后順序，順序，n n對應(yīng)于對應(yīng)于現(xiàn)在時刻現(xiàn)在時刻t tn n，n+1n+1對應(yīng)于下一個時刻對應(yīng)于下一個時刻t tn+1n+1。 輸出方程組輸出方程組Z Zi i和激勵方程組和激勵方程組Y Yjyjy表明，表明，時序邏輯電路在時時序邏輯電路在時刻刻t tn n的輸出和激勵是該時刻電路的外部輸入的輸出和激勵是該時刻電路的外部輸入X Xn n和現(xiàn)態(tài)和現(xiàn)態(tài)Q Qn n的組的組合邏輯函數(shù)。合邏輯函

12、數(shù)。 而次態(tài)方程組則表明，而次態(tài)方程組則表明，時序邏輯電路在時刻時序邏輯電路在時刻t tn+1n+1的狀態(tài)的狀態(tài)( (次態(tài)次態(tài)) )需要由時刻需要由時刻t tn n的狀態(tài)的狀態(tài)( (現(xiàn)態(tài)現(xiàn)態(tài))Q)Qn n和激勵函數(shù)和激勵函數(shù)Y Yn n共同決定。共同決定。 輸入相同，也可能因為現(xiàn)態(tài)的不同而使電路產(chǎn)生不同的輸入相同，也可能因為現(xiàn)態(tài)的不同而使電路產(chǎn)生不同的輸出和激勵，并轉(zhuǎn)向不同的次態(tài)。輸出和激勵，并轉(zhuǎn)向不同的次態(tài)。 例如，某時序邏輯電路的三個方程組例如，某時序邏輯電路的三個方程組(k=1,m=2,r=2,y=2)(k=1,m=2,r=2,y=2)分分別為：別為： 輸出方程組輸出方程組nnnnnnQ

13、XZQXZ1211激勵方程組激勵方程組nnnnnnQXKQXJ2121nnnnnnQXKQXJ1212次態(tài)方程組次態(tài)方程組)()(1222221212111111nnnnnnnnnnnnnnnnnnQXQXQKQJQQXQXQKQJQ其中，其中，Z Z1 1、Z Z2 2為該電路的兩個輸出信號；為該電路的兩個輸出信號；J J1 1、K K1 1和和J J2 2、K K2 2分別為該分別為該電路中兩個的激勵輸入信號；電路中兩個的激勵輸入信號； 為在時刻為在時刻t tn n的的Q Q端輸出狀端輸出狀態(tài)信號，也是電路的現(xiàn)態(tài)；態(tài)信號，也是電路的現(xiàn)態(tài)； 是時刻是時刻t tn+1n+1的的Q Q端輸出狀態(tài)

14、端輸出狀態(tài)信號，也是電路的次態(tài)。信號，也是電路的次態(tài)。nnQQ21、n+1n+1QQ21、 按照按照輸出變量輸出變量是否和是否和輸入變量輸入變量直接直接相關(guān)相關(guān)來分，時序邏輯電路來分，時序邏輯電路又可以分為又可以分為米勒（米勒（MealyMealy）型電路和型電路和摩爾（摩爾（MooreMoore）型電路兩類。型電路兩類。 輸出與輸入變量有直接關(guān)系的時序邏輯電路稱為輸出與輸入變量有直接關(guān)系的時序邏輯電路稱為米勒型米勒型電路，電路，它的輸出與現(xiàn)態(tài)和輸入的函數(shù)相關(guān)。它的輸出與現(xiàn)態(tài)和輸入的函數(shù)相關(guān)。 輸出輸出與與輸入輸入變量變量無直接關(guān)系無直接關(guān)系的時序邏輯電路稱為的時序邏輯電路稱為摩爾型摩爾型電路

15、，電路，它的輸出只是現(xiàn)態(tài)它的輸出只是現(xiàn)態(tài)Q Qn n的函數(shù)，輸出方程組的形式變?yōu)榈暮瘮?shù)，輸出方程組的形式變?yōu)閙iQQFZnrnini, 1),(1 狀態(tài)表描述法狀態(tài)表描述法 時序邏輯電路的狀態(tài)轉(zhuǎn)換關(guān)系和時序邏輯電路的狀態(tài)轉(zhuǎn)換關(guān)系和輸入輸出關(guān)系輸入輸出關(guān)系也可以用狀態(tài)也可以用狀態(tài)表表(State Table)(State Table)的形式進(jìn)行描述。電路所有可能的輸入組合列的形式進(jìn)行描述。電路所有可能的輸入組合列在表的頂部，所有的狀態(tài)作為現(xiàn)態(tài)列在表的左邊，在表的頂部，所有的狀態(tài)作為現(xiàn)態(tài)列在表的左邊， 對應(yīng)的次態(tài)對應(yīng)的次態(tài)和輸出填入表中。和輸出填入表中。輸 入現(xiàn) 態(tài)SiSj / ZX次 態(tài) /輸

16、出該表表示：該表表示： 當(dāng)電路在時刻當(dāng)電路在時刻t tn n處于處于現(xiàn)態(tài)現(xiàn)態(tài)S Si i，在時刻，在時刻t tn+1n+1輸入為輸入為X X時，轉(zhuǎn)換時，轉(zhuǎn)換到次態(tài)到次態(tài)S Sj j而電路輸出為而電路輸出為Z Z 。輸 入現(xiàn) 態(tài)SiSj / ZX次 態(tài) /輸 出狀態(tài)表描述法狀態(tài)表描述法 狀態(tài)圖描述法狀態(tài)圖描述法 狀態(tài)圖狀態(tài)圖(State Diagram)(State Diagram)是時是時序邏輯電路狀態(tài)轉(zhuǎn)換圖的簡稱，序邏輯電路狀態(tài)轉(zhuǎn)換圖的簡稱，它能夠直觀地描述時序邏輯電它能夠直觀地描述時序邏輯電路的路的狀態(tài)轉(zhuǎn)換關(guān)系和輸入輸出狀態(tài)轉(zhuǎn)換關(guān)系和輸入輸出關(guān)系。關(guān)系。SiSjXn / Zn 電路的狀態(tài)用

17、狀態(tài)名符號外電路的狀態(tài)用狀態(tài)名符號外加圓圈加圓圈( (稱為狀態(tài)圈稱為狀態(tài)圈) )來表示，狀態(tài)來表示，狀態(tài)轉(zhuǎn)換的方向用轉(zhuǎn)換的方向用箭頭箭頭來表示，箭頭旁以來表示，箭頭旁以X/ZX/Z的形式標(biāo)出轉(zhuǎn)換的的形式標(biāo)出轉(zhuǎn)換的輸入輸入條件條件X X和相應(yīng)的電路輸出和相應(yīng)的電路輸出Z Z。米勒米勒型狀態(tài)圖描述法型狀態(tài)圖描述法該圖表示：該圖表示： 當(dāng)電路在時刻當(dāng)電路在時刻t tn n處于現(xiàn)態(tài)處于現(xiàn)態(tài)S Si i，在時刻在時刻t tn+1n+1當(dāng)輸入為當(dāng)輸入為X X，電路，電路 輸出為輸出為Z Z時，電路將轉(zhuǎn)換到時，電路將轉(zhuǎn)換到次態(tài)次態(tài)S Sj j。 SiSjXn / Zn摩爾摩爾狀態(tài)圖描述法狀態(tài)圖描述法該圖表示

18、：該圖表示： 電路在時刻電路在時刻t tn n處于現(xiàn)態(tài)處于現(xiàn)態(tài)Q Q1 1輸出輸出為為0 0；當(dāng)；當(dāng)輸入為輸入為1 1時，在時刻時，在時刻t tn+1n+1電路將轉(zhuǎn)換到電路將轉(zhuǎn)換到次態(tài)次態(tài)Q Q2 2輸出輸出為為1。 Q1/0Q2/1110共同：共同：圓圈內(nèi)填寫系統(tǒng)的狀態(tài)，圓圈內(nèi)填寫系統(tǒng)的狀態(tài)，狀態(tài)遷移用箭頭線狀態(tài)遷移用箭頭線表示，箭表示，箭 頭線的頭線的起點起點表示表示現(xiàn)現(xiàn)態(tài)，箭頭線的態(tài)，箭頭線的終點終點表示表示次態(tài)次態(tài)。箭頭上面。箭頭上面表示狀態(tài)表示狀態(tài)遷移的條件遷移的條件。分母表示。分母表示輸出信號輸出信號（0或或1）。）。不同：不同：米勒型輸出由米勒型輸出由現(xiàn)態(tài)現(xiàn)態(tài)和和輸入輸入共同決定

19、，分子表示共同決定，分子表示輸入輸入。 莫爾型輸出只由莫爾型輸出只由現(xiàn)態(tài)現(xiàn)態(tài)決定，決定，分子表示分子表示現(xiàn)態(tài)現(xiàn)態(tài)Q1Q21/11/00/0(a)Q1/0Q2/1110(b)兩種狀態(tài)圖的區(qū)別兩種狀態(tài)圖的區(qū)別兩種狀態(tài)表的區(qū)別兩種狀態(tài)表的區(qū)別莫爾型莫爾型Moore米勒型米勒型Mealy 例例 某時序邏輯電路的狀態(tài)圖如圖所示。假定電路現(xiàn)在處于狀某時序邏輯電路的狀態(tài)圖如圖所示。假定電路現(xiàn)在處于狀態(tài)態(tài)S S0 0，試確定電路輸入序列為，試確定電路輸入序列為X=1000010110X=1000010110時的狀態(tài)序列和輸出時的狀態(tài)序列和輸出序列，并說明最后一位輸入后電路所處的狀態(tài)。序列，并說明最后一位輸入后

20、電路所處的狀態(tài)。1/00/00/11/01/10/0Xn / Zn0/0S1S3S21/0S0 例例 某時序邏輯電路的狀態(tài)圖如下所示。假定電路現(xiàn)在處于某時序邏輯電路的狀態(tài)圖如下所示。假定電路現(xiàn)在處于狀態(tài)狀態(tài)S S0 0，試確定電路輸入序列為，試確定電路輸入序列為X=1000010110X=1000010110時的狀態(tài)序列和輸時的狀態(tài)序列和輸出序列，并說明最后一位輸入后電路所處的狀態(tài)。出序列，并說明最后一位輸入后電路所處的狀態(tài)。解解: 根據(jù)電路的狀態(tài)圖、初始狀態(tài)及輸入序列，可以推導(dǎo)如下根據(jù)電路的狀態(tài)圖、初始狀態(tài)及輸入序列，可以推導(dǎo)如下:時刻時刻 0 1 2 3 4 5 6 7 8 9輸入輸入X

21、1 0 0 0 0 1 0 1 1 0現(xiàn)態(tài)現(xiàn)態(tài) S0 S1 S2 S3 S0 S0 S1 S2 S0 S1次態(tài)次態(tài) S1 S2 S3 S0 S0 S1 S2 S0 S1 S2輸出輸出Z 0 0 0 1 0 0 0 1 0 01/00/00/11/01/10/0Xn / Zn0/0S1S3S21/0S01/00/00/11/01/10/0Xn / Zn0/0S1S3S21/0S0 可見，當(dāng)電路處于初始狀態(tài)可見，當(dāng)電路處于初始狀態(tài)S S0 0且輸入序列且輸入序列 X=1000010110X=1000010110時，時，狀態(tài)序列為狀態(tài)序列為S S1 1S S2 2S S3 3S S0 0S S0 0

22、S S1 1S S2 2S S0 0S S1 1S S2 2， Z Z輸出序列為輸出序列為00010001000001000100， 最后一位輸入后電路處于最后一位輸入后電路處于S S2 2狀態(tài)。狀態(tài)。 6.2 6.2 同步時序邏輯電路分析同步時序邏輯電路分析 分析步驟分析步驟 要確定一個用觸發(fā)器構(gòu)成的同步時序電路的功能，要確定一個用觸發(fā)器構(gòu)成的同步時序電路的功能， 通常需要通常需要經(jīng)過以下幾個分析步驟：經(jīng)過以下幾個分析步驟： 根據(jù)給定電路寫出輸出方程組、激勵方程組和次態(tài)方程組；根據(jù)給定電路寫出輸出方程組、激勵方程組和次態(tài)方程組； 根據(jù)上述三個方程組列出電路的狀態(tài)表；根據(jù)上述三個方程組列出電路

23、的狀態(tài)表； 根據(jù)狀態(tài)表畫出電路的狀態(tài)圖；根據(jù)狀態(tài)表畫出電路的狀態(tài)圖； 根據(jù)狀態(tài)圖（或狀態(tài)表）確定電路的邏輯功能根據(jù)狀態(tài)圖（或狀態(tài)表）確定電路的邏輯功能6.2 同步時序邏輯電路分析同步時序邏輯電路分析 例例6.16.1（P P151151）：）：給定如圖所示的同步時序電路，試分析該電給定如圖所示的同步時序電路，試分析該電路的邏輯功能。路的邏輯功能。1DC11DC1D2D1&Zy1y2CPx32 解解該電路有一個輸入該電路有一個輸入x x和一個輸出和一個輸出Z Z。輸出。輸出Z Z與輸與輸入入x x及電路狀態(tài)均有直接聯(lián)系，因此屬于及電路狀態(tài)均有直接聯(lián)系，因此屬于MealyMealy型。型。

24、1 1寫出輸出函數(shù)和激勵函數(shù)的表達(dá)式寫出輸出函數(shù)和激勵函數(shù)的表達(dá)式 xDyyxDyxyZ11221212 yyx33 33 根據(jù)激勵函數(shù)表達(dá)式和根據(jù)激勵函數(shù)表達(dá)式和D D觸發(fā)器的功能表，可作出該電路觸發(fā)器的功能表，可作出該電路的次態(tài)真值表如下表所示。的次態(tài)真值表如下表所示。xDyyxDyxyZ11221212 yyx2. 2. 列出電路次態(tài)真值表列出電路次態(tài)真值表 根據(jù)輸出函數(shù)表達(dá)式和次態(tài)真值表，可作出該電路的狀根據(jù)輸出函數(shù)表達(dá)式和次態(tài)真值表，可作出該電路的狀態(tài)表和狀態(tài)圖如下。態(tài)表和狀態(tài)圖如下。3.3.作出狀態(tài)表和狀態(tài)圖作出狀態(tài)表和狀態(tài)圖 4.4.說明電路的邏輯功能說明電路的邏輯功能CP:12

25、3456789 x:010110100 y2:000100101 y1:001011010 y2(n+1): 001001010 y1(n+1): 010110100 Z： 000100100 設(shè)電路初始狀態(tài)為設(shè)電路初始狀態(tài)為“0000”，輸入，輸入x x為脈沖信號，其輸入為脈沖信號，其輸入序列為序列為010110100010110100。根據(jù)狀態(tài)圖可作出電路的狀態(tài)響應(yīng)序列。根據(jù)狀態(tài)圖可作出電路的狀態(tài)響應(yīng)序列和輸出響應(yīng)序列如下和輸出響應(yīng)序列如下: : 由輸入、輸出序列可以看出，一旦輸入由輸入、輸出序列可以看出，一旦輸入x x出現(xiàn)信號出現(xiàn)信號“101101”， 輸出輸出Z Z便產(chǎn)生一個相應(yīng)的便產(chǎn)

26、生一個相應(yīng)的1 1，其他情況下輸出，其他情況下輸出Z Z為為0 0。因此，該電。因此，該電路是一個路是一個“101101”序列檢測器。序列檢測器。 例：例： 分析下圖所示同步時序電路的功能，并畫出電路的工作分析下圖所示同步時序電路的功能，并畫出電路的工作波形。波形。 &1JC1&1KQ11JC11KQ0XCPZ1Q0Q解解 輸出方程組輸出方程組nnnnQQXZ01激勵方程組激勵方程組nnnnnnQXKQXJ0101nnnnXKXJ00將激勵函數(shù)代入將激勵函數(shù)代入JKJK觸發(fā)器的次態(tài)方程觸發(fā)器的次態(tài)方程nnnnnQKQJQ1nnnnnnnQXQQQXQ0101011)(得次態(tài)方程

27、組得次態(tài)方程組&1JC1&1KQ11JC11KQ0XCPZ1Q0Q狀態(tài)表狀態(tài)表nnnnnnnQXQQQXQ0101011)(nnnnQQXZ01狀態(tài)圖狀態(tài)圖0001Q1Q011100/00/01/11/01/01/00/00/0Xn/Zn狀態(tài)圖狀態(tài)圖0001Q1Q011100/00/01/11/01/01/00/00/0Xn/Zn當(dāng)輸入當(dāng)輸入X=0時，時，電路始終處于保電路始終處于保持狀態(tài)持狀態(tài)狀態(tài)圖狀態(tài)圖0001Q1Q011100/00/01/11/01/01/00/00/0Xn/Zn當(dāng)輸入當(dāng)輸入X=1時，電路呈現(xiàn)出來一時，電路呈現(xiàn)出來一個個CP脈沖狀態(tài)加脈沖狀態(tài)加1的特點，

28、的特點， 且且當(dāng)電路處于狀態(tài)當(dāng)電路處于狀態(tài)11（3）時，下）時，下一個一個CP 脈沖到來后狀態(tài)變?yōu)槊}沖到來后狀態(tài)變?yōu)?0且產(chǎn)生且產(chǎn)生Z=1輸出輸出 由狀態(tài)圖可見，為四進(jìn)制加法計數(shù)。由狀態(tài)圖可見，為四進(jìn)制加法計數(shù)。 因此，本電路為一個可控同步四進(jìn)制加法計數(shù)器，因此，本電路為一個可控同步四進(jìn)制加法計數(shù)器，X X為控制為控制端，端，Z Z為進(jìn)位輸出。當(dāng)控制端為進(jìn)位輸出。當(dāng)控制端X=0X=0時，維持原態(tài)；時，維持原態(tài)； X=1X=1時，進(jìn)行時，進(jìn)行四進(jìn)制加法計數(shù)。四進(jìn)制加法計數(shù)。 例例6.26.2（P P153153） 分析同步時序邏輯電路，說明該電路的功能。分析同步時序邏輯電路，說明該電路的功能。例

29、例: : 時序電路如圖所示，分析其功能。時序電路如圖所示，分析其功能。J1K1J2K2CPQ1Q1Q2Q2CJ3K3“1”“1”Q1Q3Q3&解：該電路為同步時序電路。解：該電路為同步時序電路。從電路圖得到每一級的激勵方程如下：從電路圖得到每一級的激勵方程如下： 1312121312311nnnnnJQKJQKQJQ QK其次態(tài)方程為其次態(tài)方程為 1131121212131233nnnnnnnnnnnnnQQ QQQ QQ QQQ Q QCQ 根據(jù)方程可得出狀態(tài)遷移表，如表所示根據(jù)方程可得出狀態(tài)遷移表，如表所示 再由表得狀態(tài)遷移圖，如圖所示。由此得出該時序電路為再由表得狀態(tài)遷移圖，如圖

30、所示。由此得出該時序電路為五進(jìn)制遞增計數(shù)器，具有自校正能力五進(jìn)制遞增計數(shù)器，具有自校正能力( (又稱自啟動能力又稱自啟動能力) )。 例例 狀態(tài)遷移圖狀態(tài)遷移圖 1 1 10 0 01 0 00 1 10 0 10101 1 01 0 1/0/0/0/0/0/1/0/0該電路的波形圖如圖所示。該電路的波形圖如圖所示。波形圖波形圖 CPQ1Q2Q3例例6.36.3（P P154154）分析電路并說明功能。）分析電路并說明功能。練習(xí)練習(xí)：時序電路如圖所示，分析其功能。：時序電路如圖所示，分析其功能。D1Q1D2Q2D3Q3CPQ1Q2Q3解：該電路仍為同步時序電路。電路的激勵方程為解：該電路仍為同

31、步時序電路。電路的激勵方程為 次態(tài)方程為次態(tài)方程為 111132132;nnnnnnQQQQQQ132132;nnnDQDQDQ111132132;nnnnnnQQQQQQ0 0 00 0 11 0 01 1 00 1 11 1 10 1 01 0 1波形圖波形圖CPQ1Q2Q30 0 00 0 11 0 01 1 00 1 11 1 10 1 01 0 1 由狀態(tài)遷移圖可看出該電路為六進(jìn)制計數(shù)器，又稱為六由狀態(tài)遷移圖可看出該電路為六進(jìn)制計數(shù)器，又稱為六分頻電路，且無自啟動能力。所謂分頻電路，且無自啟動能力。所謂分頻電路分頻電路是將輸入的高頻是將輸入的高頻信號變?yōu)榈皖l信號輸出的電路。六分頻是指

32、輸出信號的頻率信號變?yōu)榈皖l信號輸出的電路。六分頻是指輸出信號的頻率為輸入信號頻率的六分之一，即為輸入信號頻率的六分之一，即16oCPff所以有時又將計數(shù)器稱為所以有時又將計數(shù)器稱為分頻器分頻器。0 0 00 0 11 0 01 1 00 1 11 1 10 1 01 0 1Q1Q2Q3設(shè)計步驟和一般方法設(shè)計步驟和一般方法 (1) (1) 建立原始狀態(tài)圖或狀態(tài)表。建立原始狀態(tài)圖或狀態(tài)表。 (2) (2) 狀態(tài)化簡。狀態(tài)化簡。 (3)(3) 狀態(tài)編碼。狀態(tài)編碼。(4) (4) 觸發(fā)器選型。觸發(fā)器選型。(5) (5) 導(dǎo)出輸出和激勵函數(shù)表達(dá)式。導(dǎo)出輸出和激勵函數(shù)表達(dá)式。 (6) (6) 畫電路圖。畫

33、電路圖。 6.3 同步時序邏輯電路設(shè)計同步時序邏輯電路設(shè)計6.3.1、建立原始狀態(tài)圖或狀態(tài)表建立原始狀態(tài)圖或狀態(tài)表 建立原始狀態(tài)圖和狀態(tài)表的一般過程是：假設(shè)一個初建立原始狀態(tài)圖和狀態(tài)表的一般過程是：假設(shè)一個初始狀態(tài)，從這個初始狀態(tài)出發(fā)，每加入一個輸入信號，就始狀態(tài)，從這個初始狀態(tài)出發(fā)，每加入一個輸入信號，就記憶其次態(tài)，并標(biāo)出相應(yīng)的輸出值，該次態(tài)可能是現(xiàn)態(tài)本記憶其次態(tài)，并標(biāo)出相應(yīng)的輸出值，該次態(tài)可能是現(xiàn)態(tài)本身，也可能是原始狀態(tài)表中已有的另一個狀態(tài)，或者是新身，也可能是原始狀態(tài)表中已有的另一個狀態(tài)，或者是新增加的一個狀態(tài)，繼續(xù)這個過程，直到?jīng)]有新的狀態(tài)出現(xiàn)，增加的一個狀態(tài)，繼續(xù)這個過程，直到?jīng)]有新

34、的狀態(tài)出現(xiàn)，并且從每一個狀態(tài)出發(fā)，各種輸入可能取值所引起的狀態(tài)并且從每一個狀態(tài)出發(fā)，各種輸入可能取值所引起的狀態(tài)轉(zhuǎn)移都被考慮到。轉(zhuǎn)移都被考慮到。6.3 同步時序邏輯電路設(shè)計同步時序邏輯電路設(shè)計例例 假設(shè)某同步時序電路輸入為假設(shè)某同步時序電路輸入為x x，其輸出為，其輸出為Z Z。X X輸入為輸入為一組按時間順序排列的串行二進(jìn)制代碼，當(dāng)輸入序列為一組按時間順序排列的串行二進(jìn)制代碼，當(dāng)輸入序列為101101時，輸出時，輸出Z Z為為1 1，否則，否則Z Z為為0 0。試作出該電路的。試作出該電路的MealyMealy型和型和MooreMoore型原始狀態(tài)圖及狀態(tài)表。型原始狀態(tài)圖及狀態(tài)表。解: 根據(jù)

35、題意。電路典型的輸入和輸出序列； x : 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 Z : 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0同步時序電路的同步時序電路的MealyMealy型原始狀態(tài)圖型原始狀態(tài)圖: :S0S1S2S31/11/00/00/01/01/00/00/0第一位二進(jìn)制數(shù)有兩種可能：0和1，令其分別對應(yīng)狀態(tài)S0和S1。然后10對應(yīng)狀態(tài)S2。101對應(yīng)狀態(tài)S3。同步時序電路的同步時序電路的MealyMealy型原始狀態(tài)表型原始狀態(tài)表: : S1 /0 S2/0 S3 S3 /1 S0/0 S2 S1 /0 S2 /0 S1 S1/0 S

36、0 /0 S0現(xiàn)態(tài)次態(tài)/輸出 x=0 x=1第一位二進(jìn)制數(shù)有兩種可能：0和1，令其分別對應(yīng)狀態(tài)S0和S1。然后10對應(yīng)狀態(tài)S2。101對應(yīng)狀態(tài)S3。同步時序電路的同步時序電路的MooreMoore型原始狀態(tài)圖型原始狀態(tài)圖第一位二進(jìn)制數(shù)有兩種可能：0和1，令其分別對應(yīng)狀態(tài)S0和S1。然后10對應(yīng)狀態(tài)S2。101對應(yīng)狀態(tài)S3。1100110S3/1S2/0S1/0S0/00同步時序電路的同步時序電路的MooreMoore型原始狀態(tài)表型原始狀態(tài)表: : S1 S2 S3 S3 S0 S2 S1 S2 S1 S1 S0 S0現(xiàn)態(tài)次態(tài)次態(tài) x=0 x=1 1 0 0 0輸出 Z例例6.4 6.4 設(shè)計一

37、個模設(shè)計一個模6 6的可逆計數(shù)器。建立原始狀態(tài)圖的可逆計數(shù)器。建立原始狀態(tài)圖和狀態(tài)表。和狀態(tài)表。例例6.5 6.5 設(shè)計一個序列檢測器，當(dāng)序列中出現(xiàn)設(shè)計一個序列檢測器，當(dāng)序列中出現(xiàn)“011”011”時，輸出時，輸出Z Z產(chǎn)生產(chǎn)生1 1輸出，否則輸出，否則Z Z輸出輸出0.0.例例 假設(shè)某同步時序電路用于檢測串行輸入的假設(shè)某同步時序電路用于檢測串行輸入的8421BCD8421BCD碼，其輸入的順序是先高位后低位，當(dāng)出現(xiàn)碼，其輸入的順序是先高位后低位，當(dāng)出現(xiàn)非法數(shù)字（即輸入非法數(shù)字（即輸入1010, 1011, 1100, 1101, 1110, 1010, 1011, 1100, 1101, 1

38、110, 11111111）時，電路的輸出為）時，電路的輸出為1 1，試作出該時序電路的，試作出該時序電路的MealyMealy模型原始狀態(tài)圖和原始狀態(tài)表。模型原始狀態(tài)圖和原始狀態(tài)表。例例 假設(shè)有一個三位二進(jìn)制加、減法計數(shù)器（或稱模假設(shè)有一個三位二進(jìn)制加、減法計數(shù)器（或稱模8 8計數(shù)器），當(dāng)計數(shù)器），當(dāng)x x輸入為輸入為1 1時，實現(xiàn)加時，實現(xiàn)加1 1計數(shù)計數(shù); ;當(dāng)當(dāng)x x輸入輸入為為0 0時，實現(xiàn)減時，實現(xiàn)減1 1計數(shù)，試作出該同步時序電路的計數(shù)，試作出該同步時序電路的 MooreMoore型原始狀態(tài)圖和狀態(tài)表。型原始狀態(tài)圖和狀態(tài)表。解解: : 一般情況下，作原始狀態(tài)圖和狀態(tài)表時，用字一般

39、情況下，作原始狀態(tài)圖和狀態(tài)表時，用字母和數(shù)字表示各個狀態(tài)。但由于模母和數(shù)字表示各個狀態(tài)。但由于模8 8計數(shù)器包含明確計數(shù)器包含明確的八個狀態(tài)。因此，也可用二進(jìn)制代碼直接來表示的八個狀態(tài)。因此，也可用二進(jìn)制代碼直接來表示狀態(tài)狀態(tài)。當(dāng)輸入當(dāng)輸入x x為為1 1時，計數(shù)器進(jìn)行加法計數(shù)，若從時，計數(shù)器進(jìn)行加法計數(shù)，若從000000狀狀態(tài)開始，其計數(shù)狀態(tài)分別為態(tài)開始，其計數(shù)狀態(tài)分別為000000，001001，010010，011011，100100，101101，110110，111111，電路狀態(tài)轉(zhuǎn)移的順序為：，電路狀態(tài)轉(zhuǎn)移的順序為：000 001 010 011 100 101 110 11100

40、0 111 110 101 100 011 010 001當(dāng)輸入當(dāng)輸入x x為為0 0時，計數(shù)器進(jìn)行減法計數(shù)，若從時，計數(shù)器進(jìn)行減法計數(shù)，若從000000狀狀態(tài)開始，電路狀態(tài)轉(zhuǎn)移的順序為：態(tài)開始，電路狀態(tài)轉(zhuǎn)移的順序為：據(jù)題意，計數(shù)器的輸出即為電路狀態(tài)本身，根據(jù)以據(jù)題意，計數(shù)器的輸出即為電路狀態(tài)本身，根據(jù)以上分析，可作出電路的原始狀態(tài)圖如下：上分析，可作出電路的原始狀態(tài)圖如下：0001111110101100111001010011111100000000根據(jù)原始狀態(tài)圖可作出原始狀態(tài)表根據(jù)原始狀態(tài)圖可作出原始狀態(tài)表: : 000 110 111 111 111 101 110 110 100 1

41、01 101 011 100 100 010 011 011 001 010 010 000 001 001 111 000 現(xiàn)態(tài)現(xiàn)態(tài)次次 態(tài)態(tài)x=0 x=1 輸出輸出 110 101 100 011 010 001 0006.3.2 6.3.2 狀態(tài)簡化狀態(tài)簡化 所謂狀態(tài)簡化，就是從原始狀態(tài)表中消去多余的所謂狀態(tài)簡化，就是從原始狀態(tài)表中消去多余的狀態(tài)，得到最小化狀態(tài)表。狀態(tài)，得到最小化狀態(tài)表。 通常采用通常采用觀察法觀察法和隱含表法進(jìn)行狀態(tài)化簡。和隱含表法進(jìn)行狀態(tài)化簡。由于完全確定狀態(tài)表和不完全確定狀態(tài)表的化簡有由于完全確定狀態(tài)表和不完全確定狀態(tài)表的化簡有所不同，分別加以討論。所不同，分別加

42、以討論。1 1 完全確定狀態(tài)表的簡化完全確定狀態(tài)表的簡化 完全確定狀態(tài)表的簡化是基于等效狀態(tài)的簡化。完全確定狀態(tài)表的簡化是基于等效狀態(tài)的簡化。狀態(tài)表中的每一行指明了某個狀態(tài)的次態(tài)和輸出，狀態(tài)表中的每一行指明了某個狀態(tài)的次態(tài)和輸出，當(dāng)狀態(tài)表中某兩行（或多行）內(nèi)容完全一樣時，說當(dāng)狀態(tài)表中某兩行（或多行）內(nèi)容完全一樣時，說明這兩行所代表的狀態(tài)相同。明這兩行所代表的狀態(tài)相同。 歸納出狀態(tài)等效的條件：在所有可能的輸入組合歸納出狀態(tài)等效的條件：在所有可能的輸入組合下，兩個（或多個）狀態(tài)相應(yīng)的輸出相同，次態(tài)相下，兩個（或多個）狀態(tài)相應(yīng)的輸出相同，次態(tài)相同、交錯、循環(huán)或等效，那么這些狀態(tài)就是等效的。同、交錯、

43、循環(huán)或等效，那么這些狀態(tài)就是等效的。 次態(tài)交錯次態(tài)交錯是指在某種輸入取值下，狀態(tài)是指在某種輸入取值下，狀態(tài)S Si i的次態(tài)的次態(tài)為為S Sj j, ,而狀態(tài)而狀態(tài)S Sj j的次態(tài)為的次態(tài)為S Si i； 次態(tài)循環(huán)次態(tài)循環(huán)是指在某種輸入取值下，狀態(tài)是指在某種輸入取值下，狀態(tài)S Si i和和S Sj j的的次態(tài)為次態(tài)為S Sk k和和S Se e, ,而狀態(tài)而狀態(tài)S Sk k和和S Se e的次態(tài)為的次態(tài)為S Si i和和S Sj j； 次態(tài)等效次態(tài)等效是指在某種輸入組合下，狀態(tài)是指在某種輸入組合下，狀態(tài)S Si i和和S Sj j的的次態(tài)次態(tài)S Sk k和和S Se e滿足狀態(tài)等效條件。滿足

44、狀態(tài)等效條件。 原始狀態(tài)表的化簡過程就是尋找最大等效類并將原始狀態(tài)表的化簡過程就是尋找最大等效類并將最大等效類的所有狀態(tài)用一個狀態(tài)表示的過程。最大等效類的所有狀態(tài)用一個狀態(tài)表示的過程。根據(jù)狀態(tài)等效條件，利用等效關(guān)系的傳遞性，等效根據(jù)狀態(tài)等效條件，利用等效關(guān)系的傳遞性，等效類和最大等效類，可找出全部等效狀態(tài)，并對狀態(tài)類和最大等效類，可找出全部等效狀態(tài)，并對狀態(tài)進(jìn)行分類和合并。進(jìn)行分類和合并。（1 1）等效關(guān)系的傳遞性。如果狀態(tài)）等效關(guān)系的傳遞性。如果狀態(tài)S1S1和和S2S2等效，狀等效，狀態(tài)態(tài)S2S2和和S3S3也等效，則狀態(tài)也等效，則狀態(tài)S1S1和和S3S3等效。等效。記作記作 (S1,S2)

45、,(S2,S3) (S1,S3)(S1,S2),(S2,S3) (S1,S3)（2 2）等效類，若干個相互等效的狀態(tài)組成一個等效）等效類，若干個相互等效的狀態(tài)組成一個等效狀態(tài)類，稱為等效類，若有狀態(tài)類，稱為等效類，若有(S1,S2), (S1,S3)(S1,S2), (S1,S3)，則，則必有必有(S1,S2,S3),(S1,S2,S3),記作記作 (S1,S2),(S2,S3) (S1,S2,S3)(S1,S2),(S2,S3) (S1,S2,S3)（3 3）最大等效類，如果一個等效類不是其他任何等）最大等效類，如果一個等效類不是其他任何等效類的子集，該等效類就為最大等效類。效類的子集，該等

46、效類就為最大等效類。例例 用觀察法簡化如下給出的原始狀態(tài)表。用觀察法簡化如下給出的原始狀態(tài)表。 D/1 B/0 D F/0 D/1 E E/0 D/1 F D/0 B/0 C C /0 A /0 B C/0 A /0 A現(xiàn)態(tài)次態(tài)次態(tài)/輸出輸出 x=0 x=1解：解： 這是一個狀態(tài)完全確定的狀態(tài)表，我們采用觀這是一個狀態(tài)完全確定的狀態(tài)表，我們采用觀察法察法根據(jù)狀態(tài)等效的條件對原始狀態(tài)表中的狀根據(jù)狀態(tài)等效的條件對原始狀態(tài)表中的狀態(tài)進(jìn)行比較，分析各個狀態(tài)所對應(yīng)的輸出和狀態(tài)轉(zhuǎn)態(tài)進(jìn)行比較，分析各個狀態(tài)所對應(yīng)的輸出和狀態(tài)轉(zhuǎn)移情況，判別哪些狀態(tài)可以合并，哪些狀態(tài)不能合移情況，判別哪些狀態(tài)可以合并，哪些狀態(tài)不

47、能合并。并。 觀察上表，在各種輸入取值組合下，對應(yīng)的輸觀察上表，在各種輸入取值組合下，對應(yīng)的輸出都相同的現(xiàn)態(tài)有出都相同的現(xiàn)態(tài)有A A，B B，C C及及E E，F(xiàn) F。比較。比較A A和和B B，在相，在相同輸入條件下，它們的次態(tài)相同。輸出也相同，因同輸入條件下，它們的次態(tài)相同。輸出也相同，因此狀態(tài)此狀態(tài)A A和和B B是等效的。是等效的。 對于狀態(tài)對于狀態(tài)B B和和C C，是否等效，看，是否等效，看A A和和B B及及C C和和D D是否等是否等效。雖然效。雖然A A和和B B等效，但狀態(tài)等效，但狀態(tài)C C和和D D不等效，由此可判不等效，由此可判別狀態(tài)別狀態(tài)B B和和C C是不等效的。是不

48、等效的。比較狀態(tài)比較狀態(tài)E E和和F F，在相同輸入條件下，它們的輸出相，在相同輸入條件下，它們的輸出相同，次態(tài)相同或交錯，因此同，次態(tài)相同或交錯，因此E E和和F F是等效的。是等效的。 （A A，B B）和（）和（E E，F(xiàn) F）就是最大等效類?？砂眩┚褪亲畲蟮刃ь悺？砂袮 A和和B B合并成一個狀態(tài)，并用合并成一個狀態(tài)，并用A A表示；表示；E E和和F F合并成一個狀態(tài)，合并成一個狀態(tài)，并用并用E E表示。便得到了最小化狀態(tài)表，表示。便得到了最小化狀態(tài)表，如圖所示。如圖所示。觀察法一般只適用于簡單狀態(tài)表的簡化。觀察法一般只適用于簡單狀態(tài)表的簡化。 D/1 B/0 D E/0 D/1 E

49、 D/0 B/0 C C/0 A /0 A現(xiàn)態(tài)次態(tài)次態(tài)/輸出輸出 x=0 x=1隱含表化簡法的基本過程如下：隱含表化簡法的基本過程如下： 按照按照“缺頭少尾缺頭少尾”的結(jié)構(gòu)畫出階梯形隱含表。隱含表豎的結(jié)構(gòu)畫出階梯形隱含表。隱含表豎缺頭，從第二個狀態(tài)開始排；橫少尾，不排最后一個狀態(tài)。缺頭，從第二個狀態(tài)開始排；橫少尾，不排最后一個狀態(tài)。 對原始狀態(tài)表中的狀態(tài)從頭至尾進(jìn)行兩兩比較，并將比較對原始狀態(tài)表中的狀態(tài)從頭至尾進(jìn)行兩兩比較，并將比較結(jié)果填入隱含表中對應(yīng)的方格。明顯等價的兩個狀態(tài)對應(yīng)方格結(jié)果填入隱含表中對應(yīng)的方格。明顯等價的兩個狀態(tài)對應(yīng)方格內(nèi)填入內(nèi)填入“”，明顯不等價的兩個狀態(tài)對應(yīng)方格內(nèi)填入，明

50、顯不等價的兩個狀態(tài)對應(yīng)方格內(nèi)填入“”， 有可能等價的兩個狀態(tài)對應(yīng)方格內(nèi)填入等價的有可能等價的兩個狀態(tài)對應(yīng)方格內(nèi)填入等價的“隱含條件隱含條件”。例例 用隱含表法對如下所示原始狀態(tài)表進(jìn)行化簡用隱含表法對如下所示原始狀態(tài)表進(jìn)行化簡. . D/0 C/1 G G/0 D/0 F E/1 C/0 E E/0 D/1 D G/0 D/0 C A/1 F/0 B B/1 C/0 A 現(xiàn)態(tài)次態(tài)次態(tài)/輸出輸出 x=0 x=1按照按照“缺頭少尾缺頭少尾”的結(jié)的結(jié)構(gòu)畫出階梯形隱含表。構(gòu)畫出階梯形隱含表。缺頭缺頭少尾少尾CFxxxxxBEAECFxxxxXxxxxCDDExx現(xiàn)態(tài)現(xiàn)態(tài)S Sn nCFxxxxxBEAE

51、CFxxxxXxxxxCDDExx CFxxxxxBEAECFxxxxXxxxxCDDExx 現(xiàn)態(tài)現(xiàn)態(tài)Sn次態(tài)次態(tài)Sn+1 輸出輸出ZX=0X=1abcdb / 0c / 0c / 1b / 1a / 1d / 0a / 0c / 0隱含表化簡法的一般步驟隱含表化簡法的一般步驟作隱含表作隱含表 找等效對找等效對 求最大等效類求最大等效類 狀態(tài)合并狀態(tài)合并作最簡狀態(tài)表作最簡狀態(tài)表12345例例6.6 （P165）化簡表所示原始狀態(tài)表。）化簡表所示原始狀態(tài)表。6.3.36.3.3狀態(tài)編碼狀態(tài)編碼6.3.36.3.3狀態(tài)編碼狀態(tài)編碼 6.3.36.3.3狀態(tài)編碼狀態(tài)編碼 示例：2.狀態(tài)分配的基本原則

52、狀態(tài)分配的基本原則 例例 對如下所示狀態(tài)表進(jìn)行狀態(tài)分配對如下所示狀態(tài)表進(jìn)行狀態(tài)分配 B/1 A/1 D D/0 B/0 C A/0 C/0 B D/0 C/0 A x=0 x=1 次態(tài)次態(tài)/輸出輸出現(xiàn)態(tài)例例6.76.7（P P168168） 對對表表6.126.12所示狀態(tài)表進(jìn)行狀態(tài)所示狀態(tài)表進(jìn)行狀態(tài)編碼。編碼。解：解：表中有四個狀態(tài)表中有四個狀態(tài)A A、B B、C C、D D。根據(jù)原則（。根據(jù)原則（1 1），狀態(tài)），狀態(tài)A A和和B B、狀、狀態(tài)態(tài)A A和和C C應(yīng)分配相鄰的代碼。根據(jù)原則（應(yīng)分配相鄰的代碼。根據(jù)原則（2 2），狀態(tài)），狀態(tài)C C和和D D、狀態(tài)、狀態(tài)C C和和A A、狀態(tài)狀

53、態(tài)B B和和D D、狀態(tài)、狀態(tài)A A和和B B應(yīng)分配相鄰的代碼。根據(jù)原則（應(yīng)分配相鄰的代碼。根據(jù)原則（3 3），狀態(tài)），狀態(tài)A A、B B和和C C應(yīng)分配相鄰的代碼。一般情況下，原則（應(yīng)分配相鄰的代碼。一般情況下，原則（1 1）最重要，應(yīng)優(yōu)先）最重要，應(yīng)優(yōu)先考慮。其次，根據(jù)前三條原則得到的應(yīng)分配相鄰代碼的狀態(tài)對出現(xiàn)考慮。其次，根據(jù)前三條原則得到的應(yīng)分配相鄰代碼的狀態(tài)對出現(xiàn)的頻度安排優(yōu)先順序。的頻度安排優(yōu)先順序。2424種分配方案中有三種是獨立的。用卡諾圖種分配方案中有三種是獨立的。用卡諾圖對三種獨立分配方案進(jìn)行比較，如圖所示。對三種獨立分配方案進(jìn)行比較，如圖所示。 C B D A y1y20

54、101(a) B C D A0 101(b) D C B A0 101(c) y1y2 y1y2 根據(jù)圖根據(jù)圖C C所示分配方案，確定以所示分配方案，確定以0000代替代替A A，以，以0101代替代替B B，以，以1010代代替替C C，以，以1111代替代替D D。將上述二進(jìn)制代碼代入狀態(tài)表中就得到如下所。將上述二進(jìn)制代碼代入狀態(tài)表中就得到如下所示的二進(jìn)制狀態(tài)表。示的二進(jìn)制狀態(tài)表。 11/0 01/0 1 0 01/1 00/1 1 1 00/0 10/0 0 1 11/0 10/0 0 0 x=0 x=1 次態(tài)次態(tài)y2(n+1)y1(n+1)/輸出輸出 現(xiàn)態(tài) y2 y16.3.4 6.3

55、.4 確定激勵函數(shù)和輸出函數(shù)確定激勵函數(shù)和輸出函數(shù) 觸發(fā)器的次態(tài)真值表和狀態(tài)方程都能描述觸發(fā)器的觸發(fā)器的次態(tài)真值表和狀態(tài)方程都能描述觸發(fā)器的邏輯功能，但在用觸發(fā)器作為存儲電路設(shè)計同步時序電邏輯功能，但在用觸發(fā)器作為存儲電路設(shè)計同步時序電路時，還要了解觸發(fā)器從現(xiàn)態(tài)轉(zhuǎn)移到次態(tài)時所需的輸入路時，還要了解觸發(fā)器從現(xiàn)態(tài)轉(zhuǎn)移到次態(tài)時所需的輸入條件，適應(yīng)這種需要的描述方法就是條件，適應(yīng)這種需要的描述方法就是激勵表激勵表。 各種觸發(fā)器的激勵表可以從觸發(fā)器的狀態(tài)表直接推各種觸發(fā)器的激勵表可以從觸發(fā)器的狀態(tài)表直接推出。在激勵表中，觸發(fā)器的現(xiàn)態(tài)和次態(tài)作自變量，而把出。在激勵表中，觸發(fā)器的現(xiàn)態(tài)和次態(tài)作自變量，而把觸發(fā)

56、器的輸入作因變量。觸發(fā)器的輸入作因變量。同步同步 R RS S觸發(fā)器激勵表觸發(fā)器激勵表 J-KJ-K觸發(fā)器激勵表觸發(fā)器激勵表 d 0 0 1 1 0 0 d 0 0 0 1 1 0 1 1 R SQ Q(n+1) 0 d 1 d d 1 d 0 0 0 0 1 1 0 1 1 J KQ Q(n+1) D D觸發(fā)器激勵表觸發(fā)器激勵表 T T觸發(fā)器激勵表觸發(fā)器激勵表 0 1 0 1 0 0 0 1 1 0 1 1 DQ Q(n+1) 0 1 1 0 0 0 0 1 1 0 1 1 TQ Q(n+1)例例 若選用若選用D D觸發(fā)器，試求出表所示二進(jìn)制狀態(tài)表的激觸發(fā)器，試求出表所示二進(jìn)制狀態(tài)表的激勵函

57、數(shù)表達(dá)式和輸出函數(shù)表達(dá)式。勵函數(shù)表達(dá)式和輸出函數(shù)表達(dá)式。 11/1 00/1 1 0 10/1 01/1 1 1 00/1 00/0 0 1 01/0 10/0 0 0 x=0 x=1 y2(n+1)y1(n+1)/Z y2 y1由于由于D D觸發(fā)器的次態(tài)只取決于它的輸入（或激勵），而與現(xiàn)態(tài)無觸發(fā)器的次態(tài)只取決于它的輸入（或激勵），而與現(xiàn)態(tài)無關(guān)，因此，可直接由二進(jìn)制狀態(tài)表作出激勵函數(shù)卡諾圖和輸出函關(guān)，因此，可直接由二進(jìn)制狀態(tài)表作出激勵函數(shù)卡諾圖和輸出函數(shù)卡諾圖。數(shù)卡諾圖。 1 0 1 0 0 0 0 1000111100 1 x y2y1 1 1 1 1 1 0 0 0000111100 1

58、x y2y1 1 0 0 1 0 0 1 0000111100 1 x y2y1D2 D1 Z經(jīng)化簡，得到激勵函數(shù)表達(dá)式和輸出函數(shù)表達(dá)式：經(jīng)化簡，得到激勵函數(shù)表達(dá)式和輸出函數(shù)表達(dá)式：1212111222xyyZyyxyxDyyxxyD例例 若選用若選用J-KJ-K觸發(fā)器，試求出表所示二進(jìn)制狀態(tài)表的觸發(fā)器，試求出表所示二進(jìn)制狀態(tài)表的激勵函數(shù)表達(dá)式和輸出函數(shù)表達(dá)式。激勵函數(shù)表達(dá)式和輸出函數(shù)表達(dá)式。6.3.5 6.3.5 畫邏輯電路圖畫邏輯電路圖 根據(jù)激勵函數(shù)表達(dá)式和輸出函數(shù)表達(dá)式，可畫出邏根據(jù)激勵函數(shù)表達(dá)式和輸出函數(shù)表達(dá)式，可畫出邏輯電路圖，一般，先畫觸發(fā)器，再畫組合電路部分。輯電路圖，一般，先畫

59、觸發(fā)器，再畫組合電路部分。 例如，給定激勵函數(shù)和輸出函數(shù)表達(dá)式：例如，給定激勵函數(shù)和輸出函數(shù)表達(dá)式：1212111222xyyZyyxyxDyyxxyD6 6. .6 6 同步時序邏輯設(shè)計舉例同步時序邏輯設(shè)計舉例例例6.96.9（P P171171）用用JKJK觸發(fā)器設(shè)計一個序列檢測器，檢測觸發(fā)器設(shè)計一個序列檢測器，檢測“1001”1001”序列。序列。例例 : :設(shè)計一個序列檢測器，用來檢測串行二進(jìn)制序列。設(shè)計一個序列檢測器，用來檢測串行二進(jìn)制序列。連續(xù)輸入連續(xù)輸入3 3個或個或3 3個以上個個以上個1 1時，序列檢測器的輸出為時，序列檢測器的輸出為1 1，其他情況下輸出為其他情況下輸出為0

60、 0。分析：分析：S0：沒輸入1以前的狀態(tài)；S1：輸入一個1后的狀態(tài)；S2：連續(xù)輸入兩個1以后的狀態(tài)；S3：連續(xù)輸入三個1以后的狀態(tài)；例例 :試設(shè)計一個串行數(shù)據(jù)試設(shè)計一個串行數(shù)據(jù)1111序列檢測器。連續(xù)輸入四序列檢測器。連續(xù)輸入四個或四個以上個個或四個以上個1時，輸出時，輸出F為為1，否則，否則F為為0。S0：沒輸入1以前的狀態(tài)；S1：輸入一個1后的狀態(tài)；S2：連續(xù)輸入兩個1以后的狀態(tài)；S3：連續(xù)輸入三個1以后的狀態(tài)；S4：連續(xù)輸入四個或四個以上個1的狀態(tài)。列狀態(tài)轉(zhuǎn)換，畫狀態(tài)轉(zhuǎn)換圖列狀態(tài)轉(zhuǎn)換，畫狀態(tài)轉(zhuǎn)換圖 由由狀態(tài)表狀態(tài)表可見，可見，S3和和S4在相同輸入條件下，不僅在相同輸入條件下，不僅輸出輸出相同，相同，而且而且次態(tài)次態(tài)也相同，故也