fpga設(shè)計方案1

1、fpga 設(shè)計方案一、功能概述業(yè)務(wù)接口模塊 fpga 實現(xiàn)以下功能：與 mcu 通信的模塊業(yè)務(wù)接口模塊的初始化信息模塊控制以太網(wǎng)芯片通信的模塊與 610 通信的模塊二、結(jié)構(gòu)框圖fpga 設(shè)計總體框圖如圖1 所示，包括四大模塊塊：與mcu 通信的 ssp模塊、業(yè)務(wù)接口模塊的初始化信息控制ctr_local 模塊、與以太網(wǎng)芯片通信的ctr_eth 的模塊和與 610 通信的 crt_omi 模塊。fpgassppvg610omictr_localmcuomi_rclkomi_rxdomi_t clkomi_txdctr_omiethctr_ethmiso_ethcs_ethsclk_ethmosi

2、_ethmcu_ssmcu_mosimcu_sclkfpga_intmcu_miso圖 1 fpga 設(shè)計的總體框圖三、接口說明表 1 輸入輸出接口說明表：信號名稱io 方向信號說明mcu_ss i 網(wǎng)管監(jiān)控模塊mcu 輸給業(yè)務(wù)接口模塊 fpga 的片選信號，低電平有效。mcu_sclk i 網(wǎng)管監(jiān)控模塊mcu 輸給業(yè)務(wù)接口模塊 fpga 的時鐘信號， 上升 /下降 沿采集數(shù)據(jù)。mcu_mosi i 網(wǎng)管監(jiān)控模塊mcu 輸給業(yè)務(wù)接口模塊 fpga 的數(shù)據(jù)。mcu_miso o 業(yè)務(wù)接口模塊fpga 輸出給網(wǎng)管監(jiān)控模塊 mcu 的數(shù)據(jù)。fpga_int o 業(yè)務(wù)接口模塊fpga 輸出給網(wǎng)管監(jiān)控模

3、塊 mcu 的中斷信號， 低電平有效。omi_rclk i pvg610的omi給 業(yè)務(wù)接口模塊fpga 的接收時鐘，上升/下降 沿采集數(shù)據(jù)。omi_rxd i pvg610的omi給 業(yè)務(wù)接口模塊fpga 的數(shù)據(jù)信號omi_tclk i pvg610的omi給 業(yè)務(wù)接口模塊fpga 的發(fā)送時鐘，上升/下降 沿采集數(shù)據(jù)。omi_txd o 業(yè)務(wù)接口模塊fpga給 pvg610 的omi 的數(shù)據(jù)信號cs_eth o eth 芯片的片選信號，低電平有效sclk_eth o 業(yè)務(wù)接口模塊fpga 給 eth 芯片的時鐘mosi_eth o 業(yè)務(wù)接口模塊fpga 給發(fā)送數(shù)據(jù)eth芯片miso_eth

4、i 業(yè)務(wù)接口模塊eth 芯片發(fā)送數(shù)據(jù)給fpga 四、各模塊功能、接口及時序說明4.1 fpga 與 mcu 通信模塊 fpgamcusspfpga_intmcu_ssmcu_sclkmcu_mosimcu_misossp_tx單元ssp_rx 單元ssp_inst 解析單元ssp_int 單元圖 2 fpga 與 mcu 通信模塊框圖mcu 與 fpga 之間傳輸數(shù)據(jù)方式為spi，mcu 作主片， fpga 為從片；業(yè)務(wù)接口模塊需要中斷時，由fpga 產(chǎn)生中斷請求信號。sspiinstreg 表示指令寄存器， fpga 對該寄存器中的指令進行解析4.1.1 指令解析單元1.設(shè)計框圖ssp_in

5、st解析單元inst_regmcu_csfir_byte_recivedwren_omirden_omirden_ethwren_ethrden_localr/wa0a1xxxxxfir_byter/wa0a1xxxxx圖 3 指令解析單元框圖2.實現(xiàn)方案mcu_cs 有效，接收單元接收數(shù)據(jù)， 第一個字節(jié)接收完畢后fir_byte_recied有效，使能指令解析單元，接受的第一個自己放入指令解析單元的指令寄存器。表 2 標(biāo)識位含義說明表：r/w a0 a1 使能信號 (高有效 ) 0 0 0 wren_omi 1 0 0 rden_omi 0 0 1 wren_eth 1 0 1 rden_e

6、th 1 1 x rden_local 4.1.2 數(shù)據(jù)接收單元ssp_rx單元sys_clkssp_rx_data_rega0ssp_rx_shift_regmcu_ mosissp_rx 控制器mc u_c sssp_rx_shift_enmcu_ sclkssp_rx_data_loaden寫出并行數(shù)據(jù)圖 4 ssp模塊接收數(shù)據(jù)單元4.1.3 數(shù)據(jù)發(fā)送單元ssp_tx單元sys_clkssp_rx_data_rega0ssp_rx_shift_regmcu_m isossp_tx控制器mcu_c sssp_tx_shift_enmcu_ sclkssp_tx_data_loaden讀入并

7、行數(shù)據(jù)圖 5 ssp 模塊接收數(shù)據(jù)單元4.1.4 中斷產(chǎn)生單元ssp_int 單元中斷產(chǎn)生邏輯fpga_i ntlocal_conf_intread_omi_int圖 6 ssp模塊中斷產(chǎn)生單元4.2 業(yè)務(wù)接口模塊初始信息模塊ctr_local控制單元init_conf_rominit _co nf7 :0系統(tǒng)上電local_conf_intrden_localrd_clkrd_en圖 7 業(yè)務(wù)接口模塊初始信息模塊框圖系統(tǒng)上電后，控制單元發(fā)中斷信號local_conf_int ，mcu 響應(yīng)該中斷后，該控制單元收到 rden_local 有效信號時，產(chǎn)生rd_en，按照時鐘 rd_clk 讀出

8、init_conf_rom 中的業(yè)務(wù)接口模塊的初始配置信息，并送到ssp_tx單元。由于 init_conf_rom 中的數(shù)據(jù)時預(yù)先存的，在控制單元中設(shè)置一個減計數(shù)器local_rd_cnt ，它的初始值為要讀的數(shù)據(jù)個數(shù)， 當(dāng)該計數(shù)器為 local_rd_cnt=0時，rd_en為低，配置信息發(fā)送完畢。4.3 fpga 與 eth 芯片通信模塊fpgactr_eth控制單元ssp數(shù)據(jù)收發(fā)單元ethmosi_ethsclk_ethcs_ethmiso_etheth_reg圖 8 fpga 與 eth 芯片通信設(shè)計框圖4.3.1 給 eth 芯片發(fā)送數(shù)據(jù)模塊load_clketh_txtx_eth

9、 控制單元tx_eth_regtx_eth_shift_regtx_eth_data_regwren_ethwe寫并 行數(shù)據(jù)cs_ethsclk_ethload _tx_eth_d ata_ regload_tx_e th_shift_r eg_loa d_clkmosi_eth圖 9 給 eth 芯片發(fā)送數(shù)據(jù)的實現(xiàn)框圖4.3.1 讀 eth 芯片配置信息模塊eth_rxrx_eth_data_regrx_eth_shift_regrx_eth 控制單元rx_eth_regrden_eth讀并行數(shù)據(jù)mo si_ethcs_ethsclk_eth_load_cl kload_tx_e th_sh

10、ift_r egload _tx_eth_sh ift_regload_clkre圖 10 讀 eth 芯片配置信息實現(xiàn)框圖4.4 fpga 與 pvg610 的 omi 通信模塊fpgactr_omi控制模塊fifo通信模塊數(shù)據(jù)收發(fā)模塊pvg610omitclk _omitxd_omirclk_omirxd_omi圖 11 fpga 與 pvg610 的 omi 通信4.4.1 發(fā) omi 數(shù)據(jù)的設(shè)計與實現(xiàn)omi_tx監(jiān)測包頭包尾單元控制插 0單元tx_fifo寫的位并行數(shù)據(jù)tx_rdentx_wrentx_rdentx_eth_shift_regtx_eth_data_regload_omi_tx_data_reg_load_omi_tx_clkload_omi_tx_shift_reg_load_omi_tx_clkrd_c;lkwr_clk插0插0檢測連1計數(shù)omi_txdomi_tclkwren_omi圖 12 發(fā) omi 數(shù)據(jù)的實現(xiàn)框圖4.4.2 收 omi 數(shù)據(jù)的設(shè)計與實現(xiàn)omi_rx監(jiān)測包頭包尾單元控制抽 0單元rx_fifo讀的位并行數(shù)據(jù)rx_datarx_rdenwr_rdentx_eth_