CMOS靜態(tài)門電路的功耗PPT課件_第1頁
CMOS靜態(tài)門電路的功耗PPT課件_第2頁
CMOS靜態(tài)門電路的功耗PPT課件_第3頁
CMOS靜態(tài)門電路的功耗PPT課件_第4頁
CMOS靜態(tài)門電路的功耗PPT課件_第5頁
已閱讀5頁,還剩17頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、2021-12-8第1頁/共22頁2021-12-8CMOS靜態(tài)門電路的功耗靜態(tài)門電路的功耗第2頁/共22頁2021-12-8內(nèi)容提要 功耗的組成 靜態(tài)功耗及減小措施舉例 動態(tài)功耗及減小措施舉例 CMOS靜態(tài)門電路的小結(jié)第3頁/共22頁2021-12-8CLVddVDD0tV1.當(dāng)輸入信號為0時:輸出保持1不變,沒有電荷轉(zhuǎn)移3.當(dāng)輸入信號從01(發(fā)生跳變)時:輸出從“1”轉(zhuǎn)變?yōu)椤?”, 有電荷轉(zhuǎn)移012.當(dāng)輸入信號為VDD時:輸出保持0不變,沒有電荷轉(zhuǎn)移CMOS反相器的功耗動態(tài)功耗靜態(tài)功耗第4頁/共22頁2021-12-8CMOS反相器的功耗功耗組成: 1. 靜態(tài)功耗 2. 動態(tài)功耗1.靜態(tài)功

2、耗PS輸入輸出輸出在輸入為0或1(VDD)時,兩個MOS管中總是一個截止一個導(dǎo)通,因此沒有從VDD到VSS的直流通路,也沒有電流流入柵極,因此其靜態(tài)電流和功耗幾乎為0。VinVout常規(guī)第5頁/共22頁2021-12-8對于深亞微米器件,存在泄漏電流IleakageVDD IleakageVout漏極擴散結(jié)漏電流亞閾值漏電流柵極漏電流隨著特征尺寸的減小,泄漏電流功耗變得不可忽視,減小泄漏電流功耗是目前的研究熱點之一。Ipn=AJS 由越過溝道區(qū)的少數(shù)載流子擴散電流引起的 第6頁/共22頁2021-12-8反向偏置二極管漏電流第7頁/共22頁2021-12-8亞閾值漏電流源極(S)漏極(D)柵極

3、(G)VGVDID由少數(shù)載流子的擴散引起,類似橫向晶體管)1(/ )()/(kTDSqVoffsetTGSenkTVVVqssubeII之間亞閾值振幅系數(shù)VT降低,Isub增大但VT增加,速度減慢存在速度和功耗的折中考慮第8頁/共22頁2021-12-8降低待機功耗的方法舉例: 正常工作時采用低閾值電壓,以減少CMOS電路的延遲時間 待機時采用高閾值電壓,以減少CMOS電路的泄漏電流保持速度性能的基礎(chǔ)上,大幅度降低功耗第9頁/共22頁2021-12-8高Vt低VtVDDVSSSL低閾值邏輯電路電路工作時導(dǎo)通,待機時截止第10頁/共22頁2021-12-82.動態(tài)功耗PDVILVIH0VDDVD

4、D(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止 1. 短路電流功耗:在輸入從0到1或者從1到0瞬變過程中,NMOS管和PMOS管都處于導(dǎo)通狀態(tài),此時存在一個窄的從VDD到VSS的電流脈沖,由此引起的功耗叫短路電流功耗。 CLVdd通常(開關(guān)頻率較低時)為動態(tài)功耗的主要組成部分2. 瞬態(tài)功耗:在電路開關(guān)動作時,對輸出端負載電容進行放電引起的功耗。第11頁/共22頁2021-12-8短路電流功耗VinVoutCLVddVoutiCtp第12頁/共22頁2021-12-8VinVoutCLVddE=CLVDD2Pdyn=E*f=CLVDD2fl 為減小功耗需

5、要減小CL ,VDD 和fl 動態(tài)(翻轉(zhuǎn))的能量和功耗:與驅(qū)動器件的電阻無關(guān)每次翻轉(zhuǎn)消耗的能量E反相器的平均轉(zhuǎn)換頻率第13頁/共22頁2021-12-8電路中通常用時鐘頻率fclkPdyn=CLVDD2fclk開關(guān)活動因子clkout=25%第14頁/共22頁2021-12-8降低動態(tài)功耗的基本原則 降低電源電壓 降低開關(guān)活動性 減少實際電容盡量降低電路門數(shù)第15頁/共22頁2021-12-8雙電源LSI設(shè)計技術(shù)F/FF/FF/FF/FF/FF/FF/FF/FF/FF/FFF_AFF_B對于非關(guān)鍵路徑采用低電源電壓降低電源電壓舉例第16頁/共22頁2021-12-8小振幅數(shù)據(jù)通路技術(shù) 數(shù)據(jù)通路信號的振幅減低 在數(shù)據(jù)表現(xiàn)形式上下功夫,減少信號的遷移幾率 在不變更系統(tǒng)結(jié)構(gòu)的基礎(chǔ)上,采用專用數(shù)據(jù)通路(LVDS), 以減少電路規(guī)模低電壓差分信號降低電源電壓舉例第17頁/共22頁2021-12-8減少毛刺和競爭冒險降低開關(guān)活動性舉例設(shè)計時,使各支路的延時盡可能平衡第18頁/共22頁2021-12-8第19頁/共22頁2021-12-8CMOS靜態(tài)邏輯門的小結(jié) MOS反相器的靜態(tài)特性u 邏輯門的輸入輸出電平u 邏輯門的噪聲容限u 邏輯門的邏輯閾值 MOS反相器的動態(tài)特性u 邏輯門的開關(guān)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論