Modelsim SE的使用方法

1、ModelSim仿真工具西安郵電學(xué)院計(jì)算機(jī)系西安郵電學(xué)院計(jì)算機(jī)系西安郵電學(xué)院計(jì)算機(jī)系22021/12/13 前言前言西安郵電學(xué)院計(jì)算機(jī)系32021/12/13在完成一個(gè)設(shè)計(jì)的代碼編寫(xiě)工作之后，可以直接對(duì)代碼進(jìn)行仿真，檢測(cè)源代碼是否符合功能要求。這時(shí)，仿真的對(duì)象是代碼，比較直觀，速度比較快，可以進(jìn)行與其它軟件相類(lèi)似的多種手段的調(diào)試（如單步執(zhí)行等）。在設(shè)計(jì)的最初階段發(fā)現(xiàn)問(wèn)題，可以節(jié)省大量的精力。代碼仿真代碼仿真西安郵電學(xué)院計(jì)算機(jī)系42021/12/13代碼仿真需要的文件代碼仿真需要的文件n設(shè)計(jì)源代碼設(shè)計(jì)源代碼：可以使用語(yǔ)言或Verilog HDL語(yǔ)言。(這里以附錄用Verilog語(yǔ)言編寫(xiě)的位計(jì)數(shù)器

2、為例進(jìn)行說(shuō)明）n測(cè)試激勵(lì)代碼測(cè)試激勵(lì)代碼：根據(jù)設(shè)計(jì)要求編寫(xiě)輸入輸出的激勵(lì)程序，由于不需要進(jìn)行綜合，書(shū)寫(xiě)具有很大的靈活性。n仿真模型庫(kù)仿真模型庫(kù)：根據(jù)設(shè)計(jì)內(nèi)調(diào)用器件供應(yīng)商提供的模塊而定。西安郵電學(xué)院計(jì)算機(jī)系52021/12/13建立工程建立工程：在modelsim中建立Project。如圖2.1所示，點(diǎn)擊file - new - project。得到creat project的彈出窗口，如圖.所示。在project name欄中填寫(xiě)你的項(xiàng)目名稱(chēng)，建議和你的頂層文件名字一致。 Projectlocation是你的工作目錄，你可通過(guò)browse按鈕來(lái)選擇或改變。Default library nam

3、e可以采用工具默認(rèn)的work。代碼仿真步驟代碼仿真步驟西安郵電學(xué)院計(jì)算機(jī)系62021/12/13圖西安郵電學(xué)院計(jì)算機(jī)系72021/12/13圖西安郵電學(xué)院計(jì)算機(jī)系82021/12/13西安郵電學(xué)院計(jì)算機(jī)系92021/12/13給工程加入文件給工程加入文件：ModelSim會(huì)自動(dòng)彈出Add Items tothe project窗口，如下圖所示所示。選擇Add Exsiting File后，根據(jù)相應(yīng)的提示將文件加到該project中。西安郵電學(xué)院計(jì)算機(jī)系102021/12/13圖西安郵電學(xué)院計(jì)算機(jī)系112021/12/13編譯編譯：編譯（包括原代碼和庫(kù)文件的編譯），編譯可點(diǎn)擊Comlile -

4、Comlile All來(lái)完成。西安郵電學(xué)院計(jì)算機(jī)系122021/12/13裝載文件裝載文件：如圖，點(diǎn)擊Simulate - Simulate后，如圖所示，選定頂層文件（激勵(lì)文件），ADD加入，然后點(diǎn)擊load,裝載。西安郵電學(xué)院計(jì)算機(jī)系132021/12/13圖西安郵電學(xué)院計(jì)算機(jī)系142021/12/13圖5西安郵電學(xué)院計(jì)算機(jī)系152021/12/13開(kāi)始仿真：如下圖示開(kāi)始仿真：如下圖示西安郵電學(xué)院計(jì)算機(jī)系162021/12/13仿真波形如下圖西安郵電學(xué)院計(jì)算機(jī)系172021/12/13波形信號(hào)的保存波形信號(hào)的保存：有時(shí)，在波形窗口拖放了很多的信號(hào)，可以保存起來(lái)以后調(diào)入。在wave窗口，F(xiàn)il

5、e - Save format，保存成*.do文件。以后需要調(diào)入時(shí)，在modelsim主窗口命令行內(nèi)執(zhí)行：do *.do即可。西安郵電學(xué)院計(jì)算機(jī)系182021/12/13 使用綜合軟件綜合后生成的門(mén)級(jí)網(wǎng)表或者是實(shí)現(xiàn)后生成的門(mén)級(jí)模型進(jìn)行仿真，不加入時(shí)延的仿真就是門(mén)級(jí)仿真。可以檢驗(yàn)綜合后或?qū)崿F(xiàn)后的功能是否滿(mǎn)足功能要求，其速度比代碼功能仿真要慢，但是比時(shí)序仿真要快。 在門(mén)級(jí)仿真的基礎(chǔ)上加入時(shí)延文件.sdo文件的仿真就是時(shí)延仿真。優(yōu)點(diǎn)是：比較真實(shí)的反映邏輯的時(shí)延與功能，缺點(diǎn)是速度比較慢，如果邏輯比較大，那么需要很長(zhǎng)的時(shí)間。門(mén)級(jí)仿真和時(shí)序仿真門(mén)級(jí)仿真和時(shí)序仿真西安郵電學(xué)院計(jì)算機(jī)系192021/12/13

6、在這里仿真以Altera 的器件為例。利用經(jīng)過(guò)綜合布局布線(xiàn)的網(wǎng)表和具有時(shí)延信息的文件進(jìn)行仿真，可以比較精確的仿真邏輯的時(shí)序是否滿(mǎn)足要求。西安郵電學(xué)院計(jì)算機(jī)系202021/12/13n綜合布局布線(xiàn)生成的網(wǎng)表文件綜合布局布線(xiàn)生成的網(wǎng)表文件n測(cè)試激勵(lì)測(cè)試激勵(lì)n元件庫(kù)元件庫(kù)n時(shí)序仿真需要綜合布局布線(xiàn)生成的具有時(shí)延信息的文時(shí)序仿真需要綜合布局布線(xiàn)生成的具有時(shí)延信息的文件（件（sdfsdf) )文件。文件。仿真需要的文件仿真需要的文件西安郵電學(xué)院計(jì)算機(jī)系212021/12/13在在QuartusQuartus中正確設(shè)置仿真工具：中正確設(shè)置仿真工具：如圖所示，點(diǎn)擊Quartus的Assignment菜單下的

7、EDA Tools Settings，進(jìn)入圖中，點(diǎn)擊EDA tool type，在Tools Settings的下拉菜單中，根據(jù)你所使用的語(yǔ)言與Modelsim的版本，作相應(yīng)的選擇。仿真步驟仿真步驟西安郵電學(xué)院計(jì)算機(jī)系222021/12/13圖西安郵電學(xué)院計(jì)算機(jī)系232021/12/13圖圖西安郵電學(xué)院計(jì)算機(jī)系242021/12/13用用QusrtusQusrtus產(chǎn)生仿真所需要的網(wǎng)表與產(chǎn)生仿真所需要的網(wǎng)表與sdfsdf文件文件：在作了第一步的正確設(shè)置后，每當(dāng)你完成一次編譯，Quartus會(huì)自動(dòng)在你的當(dāng)前Project 目錄下生成一個(gè)simulation目錄，在該目錄下，就有我們所需要的文件。

8、如果使用VHDL語(yǔ)言，網(wǎng)表文件是.VHO，SDF文件.SDO；如果使用Verilog語(yǔ)言，網(wǎng)表文件是.VO，SDF文件也是.SDO。西安郵電學(xué)院計(jì)算機(jī)系252021/12/13在在ModelSimModelSim中建立中建立ProjectProject：與代碼仿真相似，建立工程，并加入文件。不同的是，門(mén)級(jí)仿真或時(shí)序仿真，則是加入綜合后的網(wǎng)表文件，源代碼文件不需要，可以將其從Project中刪除。西安郵電學(xué)院計(jì)算機(jī)系262021/12/13編譯源代碼和網(wǎng)表：編譯源代碼和網(wǎng)表：源代碼的編譯可點(diǎn)擊Comlile - Comlile All來(lái)完成。西安郵電學(xué)院計(jì)算機(jī)系272021/12/13庫(kù)文件的編

9、譯：庫(kù)文件的編譯：庫(kù)文件的編譯：庫(kù)文件的編譯如下所述在成功建立Project后，Modelsim中如下圖示：西安郵電學(xué)院計(jì)算機(jī)系282021/12/13編譯Vo和testbench文件西安郵電學(xué)院計(jì)算機(jī)系292021/12/13彈出上圖所示窗口。在Design下，點(diǎn)開(kāi)wok，雙擊你的testbench，再單擊Add按鈕。在Libraries下，單擊Add按鈕，將剛才在QUARTUS里面生成的庫(kù)加入，本例加入如下圖兩個(gè)庫(kù)文件：西安郵電學(xué)院計(jì)算機(jī)系302021/12/13添加所需要的庫(kù)文件添加所需要的庫(kù)文件西安郵電學(xué)院計(jì)算機(jī)系312021/12/13對(duì)于時(shí)序仿真，還要加入（sdf）文件，單擊SDF

10、，再單擊Add，將SDF文件加入，如下圖示：西安郵電學(xué)院計(jì)算機(jī)系322021/12/13添加標(biāo)準(zhǔn)的延遲文件添加標(biāo)準(zhǔn)的延遲文件西安郵電學(xué)院計(jì)算機(jī)系332021/12/13通過(guò)Browse加入SDF文件，在Apply to Region框內(nèi)填入延遲文件所對(duì)應(yīng)的模塊。在上圖中， coun4_tp為測(cè)試激勵(lì)程序，mycount為被仿真的模塊在激勵(lì)程序中的例化名字。單擊ok將SDF文件加入，然后單擊load，就可以開(kāi)始仿真了。 西安郵電學(xué)院計(jì)算機(jī)系342021/12/13仿真準(zhǔn)備：仿真準(zhǔn)備：致此我們已經(jīng)準(zhǔn)備好了仿真所需要的所有文件：源代碼或網(wǎng)表文件，testbench文件，庫(kù)文件，SDF文件。下面開(kāi)始仿

11、真。如圖所示，點(diǎn)擊Simulate - Simulate后，西安郵電學(xué)院計(jì)算機(jī)系352021/12/13西安郵電學(xué)院計(jì)算機(jī)系362021/12/13開(kāi)始仿真：開(kāi)始仿真：與代碼仿真一樣，在這里就不在說(shuō)明。后仿真波形如下圖示：西安郵電學(xué)院計(jì)算機(jī)系372021/12/13module count4(out,reset,clk); output 3:0 out; input reset,clk; reg 3:0 out; always (posedge clk or posedge reset) begin if (reset) out=0; else out=out+1; end endmodule 附加源代碼及測(cè)試代碼附加源代碼及測(cè)試代碼西安郵電學(xué)院計(jì)算機(jī)系382021/12/13timescale 1ns/1ns include count4.v module coun4_tp; reg clk,reset; wire3:0 out; parameter DELY=