第9章 時序邏輯電路 習(xí)題解答

1、253第九章習(xí)題參考答案9-1 對應(yīng)于圖9-1a邏輯圖，若輸入波形如圖9-54所示，試分別畫出原態(tài)為0和原態(tài)為1對應(yīng)時刻得Q和波形。 圖9-54 題9-1圖解 得到的波形如題9-1解圖所示。原態(tài)為1：原態(tài)為0：題9-1解圖9-2 邏輯圖如圖9-55所示，試分析它們的邏輯功能，分別畫出邏輯符號，列出邏輯真值表，說明它們是什么類型的觸發(fā)器。解 對于（a）：由圖可寫出該觸發(fā)器的輸出與輸入的邏輯關(guān)系式為： （9-1） a） b)圖9-55 題9-2圖下面按輸入的不同組合，分析該觸發(fā)器的邏輯功能。(1) 1、0 若觸發(fā)器原狀態(tài)為0，由式(9-1)可得0、1；若觸發(fā)器原狀態(tài)為l，由式(9-1)同樣可得0、

2、1。即不論觸發(fā)器原狀態(tài)如何，只要1、0，觸發(fā)器將置成0態(tài)。(2) =0、l用同樣分析可得知，無論觸發(fā)器原狀態(tài)是什么，新狀態(tài)總為：1、0，即觸發(fā)器被置成1態(tài)。(3) =0按類似分析可知，觸發(fā)器將保持原狀態(tài)不變。(4) 1兩個“與非”門的輸出端和全為0，這破壞了觸發(fā)器的邏輯關(guān)系，在兩個輸入信號同時消失后，由于“或非”門延遲時間不可能完全相等，故不能確定觸發(fā)器處于何種狀態(tài)。因此這種情況是不允許出現(xiàn)的。邏輯真值表如表9-1所示，這是一類用或非門實現(xiàn)的基本RS觸發(fā)器，邏輯符號如題9-2（a）的邏輯符號所示。對于（b）：此圖與（a）圖相比，只是多加了一個時鐘脈沖信號，所以該邏輯電路在CP1時的功能與（a）

3、相同，真值表與表9-1相同；而在CP0時相當(dāng)于（a）中（3）的情況，觸發(fā)器保持原狀態(tài)不變。邏輯符號見題9-2（b）邏輯符號。這是一類同步RS觸發(fā)器。Q10001表9-1 題9-2（a）真值表100不變11不定題9-2（a）的邏輯符號題9-2（b）邏輯符號9-3 同步RS觸發(fā)器的原狀態(tài)為1，R、S和CP端的輸入波形如圖9-56所示，試畫出對應(yīng)的Q和波形。 圖9-56 題9-3圖解 波形如題9-3解圖所示。題9-3解圖9-4 設(shè)觸發(fā)器的原始狀態(tài)為0，在圖9-57所示的CP、J、K輸入信號激勵下，試分別畫出TTL主從型JK觸發(fā)器和CMOS JK觸發(fā)器輸出Q的波形。 圖9-57 題9-4圖解 波形如題

4、9-4解圖所示。（注意TTL型JK觸發(fā)器是CP脈沖下降沿觸發(fā)，而CMOS型JK觸發(fā)器是CP脈沖上升沿觸發(fā)。）圖68 習(xí)題64圖題9-4解圖CMOS：TTL：9-5 設(shè)D觸發(fā)器原狀態(tài)為0態(tài)，試畫出在圖9-58所示的CP、D輸入波形激勵下的輸出波形。 圖9-58 題9-5圖解 波形如題9-5解圖所示。題9-5解圖9-6 已知時鐘脈沖CP的波形如圖9-7所示，試分別畫出圖9-59中各觸發(fā)器輸出端Q的波形。設(shè)它們的初始狀態(tài)均為0。指出哪個具有計數(shù)功能。a) b) c) d) e) f) 圖9-59 題9-6圖解 圖9-59（a）（d）中沒有與外電路相連接的J、K端，處于置空狀態(tài)，相當(dāng)于接高電平。（a）

5、首先，觸發(fā)器在第一個CP脈沖下降沿翻轉(zhuǎn)，。此后則有，觸發(fā)器保持高電平。（b），觸發(fā)器保持0狀態(tài)（c），觸發(fā)器每來一個CP脈沖，翻轉(zhuǎn)一次。（d），第一個CP脈沖使觸發(fā)器翻轉(zhuǎn)，此時有，第二個CP脈沖使觸發(fā)器回到初始狀態(tài)。第三、四個脈沖又重復(fù)上述過程。（e），觸發(fā)器在第一個CP脈沖上升沿翻轉(zhuǎn)，此時，觸發(fā)器在第二個脈沖回到初始狀態(tài)，此后又將重復(fù)上述過程。（f）D0，觸發(fā)器始終保持0狀態(tài)。各觸發(fā)器輸出端Q的波形如題9-6解圖所示。由圖可見，（c）、（d）、（e）三個觸發(fā)器具有計數(shù)功能。（a）（b）（c）（d）（e）（f）CP題9-6解圖9-7 分別說明圖9-60所示的DJK、DT觸發(fā)器的轉(zhuǎn)換邏輯是否正確

6、。 a) b)圖9-60 題9-7圖解 已知D觸發(fā)器的狀態(tài)方程為，下面只需判斷圖中觸發(fā)器輸入端D的邏輯表達(dá)式是否滿足其所要轉(zhuǎn)換的觸發(fā)器的狀態(tài)方程。（a） 在圖9-60（a）中，不滿足JK觸發(fā)器的狀態(tài)方程，所以這種轉(zhuǎn)換邏輯不正確。（b） 在圖9-60（b）中，滿足觸發(fā)器的狀態(tài)方程為，所以這種轉(zhuǎn)換邏輯是正確的。9-8分別說明圖9-61所示的JKD、JKRS觸發(fā)器的轉(zhuǎn)換邏輯是否正確。 a) b)圖9-61 題9-8圖解 已知JK觸發(fā)器的狀態(tài)方程為，下面只需判斷圖中觸發(fā)器輸入端J、K的邏輯表達(dá)式是否滿足其所要轉(zhuǎn)換的觸發(fā)器的狀態(tài)方程。（a）在圖9-61（a）中，滿足D觸發(fā)器的狀態(tài)方程，所以這種轉(zhuǎn)換邏輯是

7、正確的。（b）在圖9-61（b）中， ，滿足RS觸發(fā)器的狀態(tài)方程為，所以這種轉(zhuǎn)換邏輯是正確的。9-9 在圖9-62所示的邏輯電路中，試畫出Q1和Q2端的波形，時鐘脈沖的波形CP如圖9-7所示。如果時鐘脈沖的頻率是4000Hz，那么Q1和Q2波形的頻率各為多少？設(shè)初始狀態(tài)Q1=Q2=0。 圖9-62 題9-9圖解 對于圖中的兩個JK觸發(fā)器，都是J=K=1，每來一個CP脈沖，觸發(fā)器翻轉(zhuǎn)一次，而右面觸發(fā)器的CP脈沖來自于左面觸發(fā)器的輸出，所以得到如題9-9解圖所示的波形。由圖中可以看出，的頻率是CP的1/2，的頻率又是的1/2，所以的頻率為2000Hz，的頻率為1000Hz。題9-9解圖9-10 根

8、據(jù)圖9-63所示的邏輯圖及相應(yīng)的CP、RD和D的波形，試畫出Q1端和Q2端的輸出波形，設(shè)初始狀態(tài)Q1=Q2=0。 a) b)圖9-63 題9-10圖解 圖中和是觸發(fā)器的置0和置1端，低電平有效。的狀態(tài)根據(jù)D觸發(fā)器的輸入端D的狀態(tài)而變化，CP脈沖上升沿觸發(fā)。JK觸發(fā)器的輸入端，CP脈沖下降沿觸發(fā)。依此畫出的Q1端和Q2端波形如題9-10解圖所示。題9-10解圖9-11 電路如圖9-64所示，試畫出Q1和Q2的波形。設(shè)兩個觸發(fā)器的初始狀態(tài)均為0。 a) b)圖9-64 題9-11圖解 JK觸發(fā)器的K端處于置空狀態(tài)，相當(dāng)于高電平，K1。，。首先，當(dāng)?shù)谝粋€CP脈沖的上升沿到來時，D觸發(fā)器翻轉(zhuǎn)為1，此時

9、，下降沿到來時，JK觸發(fā)器翻轉(zhuǎn)為1，第二個CP脈沖的上升沿使D觸發(fā)器又翻轉(zhuǎn)為0，下降沿又使JK觸發(fā)器翻轉(zhuǎn)為0，回到初始狀態(tài)。以后重復(fù)此過程。得到的波形如題9-11解圖所示。題9-11解圖9-12 圖9-65所示電路是一個可以產(chǎn)生幾種脈沖波形的信號發(fā)生器。試對應(yīng)時鐘脈沖CP的波形，畫出F1、F2、F3三個輸出端的波形。設(shè)觸發(fā)器的初始狀態(tài)為0。 圖9-65 題9-12圖解 首先，觸發(fā)器在第一個CP脈沖下降沿翻轉(zhuǎn)為1，Q1，此時，第二個CP脈沖下降沿到來時觸發(fā)器又翻轉(zhuǎn)為0，回到初始狀態(tài)，以后重復(fù)此過程。得到的波形如題9-12解圖所示。由圖9-65可得到F1、F2、F3三個輸出端的邏輯表達(dá)式為：據(jù)此可

10、畫出其波形如題9-12解圖所示。題9-12解圖9-13 試畫出由CMOS D觸發(fā)器組成的四位右移寄存器邏輯圖，設(shè)輸入的4位二進(jìn)制數(shù)碼為1101，畫出移位寄存器的工作波形。解 由CMOS D觸發(fā)器組成的四位右移寄存器邏輯圖如題9-13解圖（a）所示。題9-13解圖（a） 四位右向移位寄存器邏輯圖輸入4位二進(jìn)制數(shù)碼為1101時，這種移位寄存器是按照從低位到高位逐位傳送的，工作波形如題9-13解圖（b）所示。題9-13解圖（b） 移位寄存器的工作波形9-14 圖9-66是一個自循環(huán)移位寄存器邏輯圖，觸發(fā)器初始狀態(tài)為100，在CP端連續(xù)輸入6個時鐘脈沖，用表格形式列出在6個時鐘脈沖作用下3個觸發(fā)器的狀

11、態(tài)變化。圖9-66 題9-14圖解 由圖9-66可看出，且各觸發(fā)器使用同一個CP脈沖，所以得到各觸發(fā)器的輸出為：，根據(jù)以上各式，可得到初始狀態(tài)為100時各觸發(fā)器的狀態(tài)變化如表9-2所示。表9-2 題9-14觸發(fā)器狀態(tài)變化表CPQ2 Q1 Q001234561 0 01 1 00 1 00 1 10 0 11 0 11 0 09-15 圖9-45為同步五進(jìn)制計數(shù)器的邏輯圖，在CP端輸入計數(shù)脈沖后，列出它的狀態(tài)轉(zhuǎn)換真值表，并畫出工作波形圖。解 由圖可寫出各觸發(fā)器輸入端的激勵方程 ， ， ，將以上各式代入JK觸發(fā)器的特征方程即得計數(shù)器狀態(tài)方程 設(shè)初始狀態(tài)為000，則可得到計數(shù)器的狀態(tài)轉(zhuǎn)換表如表9-3

12、所示，其工作波形如圖題9-15解圖所示。表9-3 題9-15計數(shù)器狀態(tài)變化表CPQ2 Q1 Q00123450 0 00 0 10 1 00 1 11 0 00 0 0題9-15解圖 計數(shù)器工作波形9-16 圖9-67是由4個TTL主從型JK觸發(fā)器組成的一種計數(shù)器，通過分析說明該計數(shù)器的類型，并畫出工作波形圖。 圖9-67 題9-16圖解 圖中所示為異步計數(shù)器。計數(shù)脈沖CP只加在最低位觸發(fā)器F0的CP端，F(xiàn)1的計數(shù)脈沖來自F0的輸出，F(xiàn)2的計數(shù)脈沖來自F1的輸出，F(xiàn)3的計數(shù)脈沖來自F0的輸出。下面寫出各觸發(fā)器輸入端的激勵方程， ， ，將上式代入JK觸發(fā)器的特征方程，得到計數(shù)器的狀態(tài)方程 輸出端

13、B的邏輯表達(dá)式為 設(shè)計數(shù)器原狀態(tài)為0000，根據(jù)以上分析得到計數(shù)器的狀態(tài)轉(zhuǎn)換表如表9-4所示，工作波形如圖題9-16解圖所示。由此看出，圖9-67所示計數(shù)器為異步十進(jìn)制減法計數(shù)器。表9-4 異步十進(jìn)制減法計數(shù)器狀態(tài)表計數(shù)脈沖序號計 數(shù) 器 狀 態(tài)等值十進(jìn)制數(shù)輸出狀態(tài)Q3 Q2 Q1 Q001234567890 0 0 0 1 0 0 1 1 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 109876543211000000000100 0 0 001題9-16解圖 計數(shù)器的工作波形9-17 圖9-68是由3個TTL主從型JK觸發(fā)器組成

14、的一種計數(shù)器，通過分析說明該計數(shù)器的類型，并畫出工作波形圖。 圖9-68 題9-17圖解 各觸發(fā)器使用同一個計數(shù)脈沖，所以該計數(shù)器為同步計數(shù)器。由圖可寫出各觸發(fā)器輸入端的激勵方程 ， ， ，將以上各式代入JK觸發(fā)器的特征方程即得計數(shù)器狀態(tài)方程 設(shè)初始狀態(tài)為000，則可得到計數(shù)器的狀態(tài)轉(zhuǎn)換表如表9-5所示，其工作波形如題9-17解圖所示，可見該計數(shù)器為同步六進(jìn)制加法計數(shù)器。表9-5 題9-17計數(shù)器狀態(tài)變化表CPQ2 Q1 Q001234560 0 00 0 10 1 00 1 11 0 01 0 10 0 0題9-17解圖 計數(shù)器工作波形9-18 計數(shù)器電路如圖9-31所示，試分析其邏輯功能。

15、解該計數(shù)器為異步計數(shù)器。各觸發(fā)器輸入端的J和K接到高電平“1”。計數(shù)脈沖從最低位觸發(fā)器F0的CP端輸入。每輸入一個計數(shù)脈沖，F(xiàn)0的狀態(tài)改變一次。低位觸發(fā)器的端與相鄰高位觸發(fā)器的CP端相連，每當(dāng)?shù)臀挥|發(fā)器狀態(tài)由翻轉(zhuǎn)為時，即端輸出一個正跳變信號，使高位觸發(fā)器翻轉(zhuǎn)。 (圖9-31 位異步二進(jìn)制減法計數(shù)器)設(shè)計數(shù)器原狀態(tài)為0000，當(dāng)?shù)?個計數(shù)脈沖輸入后，F(xiàn)0的Q0由0變?yōu)閘，向F1發(fā)出計數(shù)脈沖，使 Q1由翻轉(zhuǎn)為，Q1向F2發(fā)出計數(shù)脈沖，使 Q2由翻轉(zhuǎn)為，Q2向F3發(fā)出計數(shù)脈沖，使 Q3由翻轉(zhuǎn)為，計數(shù)器的狀態(tài)為1111；當(dāng)?shù)?個計數(shù)脈沖輸入后，F(xiàn)0的Q0由1變?yōu)?，Q0沒有正階躍信號作用至F1的CP端

16、，故Fl、F2、F3仍保持1狀態(tài)，計數(shù)器的狀態(tài)為1110；依此類推。當(dāng)?shù)?5個計數(shù)脈沖輸入后，計數(shù)器的狀態(tài)為0001，第16個計數(shù)脈沖輸入，計數(shù)器的狀態(tài)返回到0000。 計數(shù)器的狀態(tài)轉(zhuǎn)換表，如表9-6所示，波形如題9-18解圖所示。 題9-18解圖 4位二進(jìn)制減法計數(shù)器的工作波形 表9-6 4位二進(jìn)制減法計數(shù)器狀態(tài)轉(zhuǎn)換表計數(shù)脈沖序號觸發(fā)器狀態(tài)對應(yīng)十進(jìn)制數(shù)計數(shù)脈沖序號觸發(fā)器狀態(tài)對應(yīng)十進(jìn)制數(shù)Q3 Q2 Q1 Q0Q3 Q2 Q1 Q00123456780 0 0 01 1 1 11 1 1 01 1 0 11 1 0 0 1 0 1 11 0 1 01 0 0 11 0 0 00123456789

17、1011121314150 1 0 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 19101112131415160 0 0 00（借位）9-19 圖9-69所示電路。試畫出在圖中時鐘脈沖CP作用下Q0、Q1、和輸出1、2的波形圖，并說明1和2波形的相位差（時間關(guān)系）。 圖9-69 題9-19圖解 圖中各觸發(fā)器均接成觸發(fā)器，每來一個計數(shù)脈沖，觸發(fā)器的狀態(tài)改變一次。輸出1、2的邏輯表達(dá)式為可得到各輸出的波形如題9-19解圖所示。由此波形可見，和的相位差為1/4個周期。題9-19解圖 輸出波形圖9-20 試列出圖9-70所示計數(shù)器的真值表，從而說明它是幾進(jìn)制計

18、數(shù)器。設(shè)初始狀態(tài)為000。 圖9-70 題9-20圖解 觸發(fā)器和的計數(shù)脈沖來自于同步時鐘脈沖CP，而觸發(fā)器的計數(shù)脈沖來自于的輸出端，所以該計數(shù)器為異步計數(shù)器。 ， ， ，將以上各式代入JK觸發(fā)器的特征方程即得計數(shù)器狀態(tài)方程 當(dāng)初始狀態(tài)為000時計數(shù)器的狀態(tài)轉(zhuǎn)換表如表9-7所示，由表可見該計數(shù)器為七進(jìn)制計數(shù)器。表9-7 題9-20計數(shù)器狀態(tài)變化表CPQ2 Q1 Q0012345670 0 00 0 10 1 00 1 11 0 01 0 11 1 00 0 09-21 電路如圖9-71所示。設(shè)QA=1，紅燈亮；QB=1，綠燈亮；QC=1，黃燈亮。試分析該電路，說明三組彩燈點亮的順序。初始狀態(tài)三個

19、觸發(fā)器的Q端均為0。 圖9-71 題9-21圖解 圖中電路為一個同步計數(shù)器。由圖可寫出各觸發(fā)器輸入端的激勵方程 ， ， ，將以上各式代入JK觸發(fā)器的特征方程即得計數(shù)器狀態(tài)方程 設(shè)計數(shù)器的初始狀態(tài)為000，則可得到其狀態(tài)轉(zhuǎn)換表如表9-8所示。由表可以看出，三組彩燈點亮的順序為紅燈亮、綠燈亮、黃燈亮、全亮、全滅，依次循環(huán)。表9-8題9-21計數(shù)器狀態(tài)變化表CPQA QB QC對應(yīng)彩燈狀態(tài)0123450 0 01 0 00 1 00 0 11 1 10 0 0全滅紅燈亮綠燈亮黃燈亮全亮全滅9-22 圖9-72是一單脈沖輸出電路，試用一片CT74LS112型雙下降沿JK觸發(fā)器（其引腳圖見圖9-72b）

20、和一片CT74LS00型四2輸入與非門（其引腳圖見圖8-18b）聯(lián)接成該電路，畫出接線圖，并畫出CP、Q1、Q2、F的波形圖。 a) 原理圖 b) 管腳功能圖圖9-72 題9-22圖解 聯(lián)接成的電路如題9-22解圖（a）所示。題9-22解圖（a） 接線圖設(shè)觸發(fā)器的初始狀態(tài)都為0，當(dāng)?shù)谝粋€CP脈沖下降沿到來時，則翻轉(zhuǎn)為1，仍為0狀態(tài)。此后因為第一個觸發(fā)器的輸入始終保持不變，其輸出也始終保持為，。而第二個觸發(fā)器在第二個CP脈沖下降沿到來時，則翻轉(zhuǎn)為1，此后由于輸入不變，輸出也始終保持為，。輸出端F的邏輯表達(dá)式為 由此畫出CP、Q1、Q2、F的波形圖如題922解圖（b）所示。題922解圖（b） 輸出波形圖9-23 圖9-73是一個防盜報警電路。a、b兩端被一細(xì)銅絲接通，此銅絲置