PCBStack設(shè)計原理概述

1、PCB Stack設(shè)計作者:luqiliang 日期:2010-3-2 3:13:0字體大小: 小 中 大在高速數(shù)字電路設(shè)計流程中，第一步需要做的就是根據(jù)系統(tǒng)的復(fù)雜程度，成本因素等相關(guān)方面決定印制電路板(PCB)的疊層結(jié)構(gòu)(Stack)，而在PCB stack設(shè)計的過程中，特征阻抗也是一個重點關(guān)注的問題。1 疊層結(jié)構(gòu)的選擇電路板的疊層結(jié)構(gòu)分為2層，4層，6層，8層，10層等等。目前常用的用于主板設(shè)計的主要有4層與6層，至于8層。而對于更為復(fù)雜的系統(tǒng)，像小面積的Add-in  Card，大型通信設(shè)備中的某一模塊，像SDH，Multi-serve Router，這些設(shè)備常用12層甚至是更

2、多層。本文主要的出發(fā)點就是以較為簡單的例子，介紹PCB疊層設(shè)計中的參數(shù)問題。1.1 4層電路板對于4層電路板，這是市場上最常用的一種疊層結(jié)構(gòu)，它的結(jié)構(gòu)無外乎下面幾種方案，如圖1，具體取決于哪種方案最好，主要是看布線層面的選擇，參考平面的選擇以及EMC/EMI的考慮。這里把signal層放在內(nèi)層有利于屏蔽輻射，便于EMC的設(shè)計，但不利于系統(tǒng)的Debug。常用的方案是04A。圖11.2 6層電路板對于6層版，疊層結(jié)構(gòu)的選擇性較多，如圖2。圖2最常用的疊層結(jié)構(gòu)主要是06A，06G，06K。06A有四層布線層，便于布線。06G有兩個GND，這樣的話Top與Bottom層參考平面都是GND，是一種很好的

3、選擇。對于06K，這樣做，主要是3個信號層布線有點緊張，讓第四層作為備用的信號層，最后不用的地方都鋪上銅箔，即確切的說，該種疊層結(jié)構(gòu)的layer4是signal/GND。對于其他的疊層結(jié)構(gòu)，像10層，18層，這里不多介紹，下圖以便參考。2 特征阻抗的計算設(shè)計完疊層結(jié)構(gòu)，具體的就要設(shè)計各個疊層的厚度了，這里主要的切入點就是特征阻抗，電源平面和地平面的目標(biāo)阻抗了。對特征阻抗的理解可以類似于軟水管，特征阻抗類似軟水管對水流的阻力，電流類似于水流，走線與參考平面的距離類似于軟水管與地平面的距離可想象為體現(xiàn)在壓強方面。2.1 影響特征阻抗因素影響特征阻抗的因素很多，主要體現(xiàn)在下面幾個方面：<1&g

4、t; 介電質(zhì)常數(shù),與阻抗值成反比 Er值愈高 , Z0值愈低<2> 線路層與接地層間介電層厚度,與阻抗值成正比,參考基板及PP之壓合厚度，介層愈厚 , Z0值愈高，介電層厚度類比于軟水管離地平面的高度，介電層厚度越大，表示離地平面越高，從而導(dǎo)致水流變緩，好比軟水管對水的阻力變大，從而特征阻抗變大。<3> 線寬,與阻抗成反比 線寬愈細(xì) , Z0值愈高，線寬越細(xì)，表示軟水管截面積變小，對水流的阻力變大，從而水利變小，特征阻抗變大。<4> 銅厚,與阻抗值成反比 銅愈厚 , Z0值愈低，銅厚變小，表示軟水管截面積變小，對水流的阻力變大，從而水利變小，特征阻抗變大。=

5、>一般來說，內(nèi)層為基板銅厚,廠內(nèi)1OZ=1.2 mil1.4mil,外層為基板銅箔厚度+鍍銅厚度<5> 差動阻抗相鄰線路與線路之間的間距,與阻抗值成正比 Spacing愈小 , Z0值愈低，這個很好理解，間距變小，表示耦合越好，從而軟水管對水流的阻力越小，特征阻抗變小。<6> 線路層與線路層間介電層厚度,與阻抗值成反比。<7> 防焊漆厚度,與阻抗值成反比綠漆愈厚 , Z0值愈低，綠漆可以類比于堤壩對水流的保護(hù)作用，綠漆越厚，堤壩越厚，表示對水流的保護(hù)作用越好，水流都不會丟失，從而水流越大，對水流的阻礙越小，特征阻抗越低。2.2 Microstrip單端

6、阻抗模型下圖是表示微帶線(Microstrip)的單端阻抗計算方法：<1> Surface Microstrip 適用范圍：外層防焊前阻抗計算參數(shù)說明H外層到VCC/GND間介電質(zhì)厚度W2阻抗線上緣線寬W1阻抗線下緣線寬T1阻抗線銅厚=基板銅厚+電鍍銅厚<2> Coated Microstrip 適用范圍：外層防焊后阻抗計算參數(shù)說明H1外層到相鄰VCC/GND間介電質(zhì)厚度C1/C2覆蓋線路綠漆厚度W2阻抗線上緣線寬W1阻抗線下緣線寬T1阻抗線銅厚=基板銅厚+電鍍銅厚圖32.3 Microstrip差分阻抗模型下圖表示微帶線的差分阻抗計算方法：(帶狀線計算方法后面章節(jié)會介

7、紹)<1> Edge-coupled Surface Microstrip 適用范圍：外層防焊前差動阻抗計算參數(shù)說明H1外層到VCC/GND介電質(zhì)厚度W2阻抗線上緣線寬W1阻抗線下緣線寬S1相鄰兩根阻抗線間距T1線銅厚=基板銅厚+電鍍銅厚<2> Edge-coupled Coated Microstrip 適用范圍：外層防焊后差動阻抗計算參數(shù)說明H1外層到相鄰VCC/GND介質(zhì)厚度C1/C2覆蓋線路綠漆厚度W2阻抗線上緣線寬W1阻抗線下緣線寬S1相鄰兩根阻抗線間距T1線銅厚=基板銅厚+電鍍銅厚圖4說明：<1> 關(guān)于銅厚T ：內(nèi)層，1 oz=1.2mil1.4

8、mil左右，需要向PCB版廠確認(rèn)，一般取為1.4mil。外層，厚度應(yīng)該為基銅的厚度+鍍層厚度<2> 關(guān)于線寬：內(nèi)層0.5oz上幅=下幅0.5mil , 1oz / 經(jīng)電鍍上幅=下幅 0.8mil。外層，上幅=下幅 *(85-90%)<3>防焊層厚度：一般最小是0.4mil。單端阻抗：防焊前后約差7 ohms, 標(biāo)示下限 +4mil 上限 +2mil。對于差動阻抗：防焊前后約差14 ohms, 標(biāo)示下限 +10mil 上限 +4mil。一般的PP型號與厚度是(僅供參考)：型號-resin to glass ratio-厚度    &

9、#160;                                                 &

10、#160;    1080: 62% 2.5MIL                                           &#

11、160;                         65% 2.7MIL                       

12、60;                                             68% 3.0MIL   

13、0;                                                 

14、0;      2116: 50% 4.1MIL                                          

15、;                            54% 4.6MIL                     

16、                                                 58% 5.0MIL&

17、#160;                                                 &

18、#160;         7628: 43% 7.1MIL                                      &#

19、160;                               47% 7.5MIL                 

20、60;                                                 

21、60;  50% 7.9MIL                                              

22、0;                       1056: 48% 6.0MIL對于Pre-Preg推薦使用2116，Core推薦使用7628，這是根據(jù)lql-008(個人編號)關(guān)于Stackup描述而來的，讀者可參閱該篇文檔關(guān)于PCB的細(xì)節(jié)。2.4 Strip單端阻抗模型這個模型可參閱圖12。2.5 Strip 差分阻抗模型這個模型可參閱圖13。3阻抗計算實例說明傳輸線阻抗是從電報方程推導(dǎo)出來(具體可以查詢微波理論)，當(dāng)電壓電流在傳輸線傳播的時候,如果特性阻抗不一致所求出的電報方程的解不一