數(shù)字邏輯設(shè)計(jì)第8章

1、精選ppt例例 題題例：試用例：試用D觸發(fā)器和門電路設(shè)計(jì)一個(gè)狀態(tài)轉(zhuǎn)換為觸發(fā)器和門電路設(shè)計(jì)一個(gè)狀態(tài)轉(zhuǎn)換為024130的模的模5同步計(jì)數(shù)器。同步計(jì)數(shù)器。解：解：1）觸發(fā)器個(gè)數(shù)）觸發(fā)器個(gè)數(shù) 2）轉(zhuǎn)移表）轉(zhuǎn)移表3）最小成本設(shè)計(jì)）最小成本設(shè)計(jì)檢查能否自啟動(dòng)檢查能否自啟動(dòng)若采用風(fēng)險(xiǎn)最小的設(shè)計(jì)呢？若采用風(fēng)險(xiǎn)最小的設(shè)計(jì)呢？精選ppt例例 題題例：用例：用D觸發(fā)器設(shè)計(jì)一個(gè)頻率相同的三相脈沖觸發(fā)器設(shè)計(jì)一個(gè)頻率相同的三相脈沖發(fā)生器，三相脈沖發(fā)生器，三相脈沖Q1、Q2、Q3如圖所示。如圖所示。精選ppt3例例 題題試畫出試畫出010序列檢測(cè)器的狀態(tài)圖或狀態(tài)表。已知序列檢測(cè)器的狀態(tài)圖或狀態(tài)表。已知此檢測(cè)器的輸入、輸出序

2、列如下：此檢測(cè)器的輸入、輸出序列如下： 1）序列不可重疊）序列不可重疊輸入輸入X：0 0 1 0 1 0 1 0 0 1 1 0 1 0 0輸出輸出Z：0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 02）序列可重疊）序列可重疊輸入輸入X：0 0 1 0 1 0 1 0 0 1 1 0 1 0 0輸出輸出Z：0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0精選ppt4時(shí)鐘同步狀態(tài)機(jī)結(jié)構(gòu)時(shí)鐘同步狀態(tài)機(jī)結(jié)構(gòu)下一狀下一狀態(tài)邏輯態(tài)邏輯 F 狀態(tài)狀態(tài)存儲(chǔ)器存儲(chǔ)器 時(shí)鐘時(shí)鐘 輸出輸出 邏輯邏輯 G 輸入輸入輸出輸出 時(shí)鐘時(shí)鐘信號(hào)信號(hào) 激勵(lì)激勵(lì) 當(dāng)前狀態(tài)當(dāng)前狀態(tài)激勵(lì)方程激勵(lì)方程驅(qū)動(dòng)

3、方程驅(qū)動(dòng)方程狀態(tài)方程狀態(tài)方程轉(zhuǎn)移方程轉(zhuǎn)移方程輸出方程輸出方程精選ppt5CLOCKHtLtclkt觸發(fā)器輸出觸發(fā)器輸出ffpdtcombt組合電路輸出組合電路輸出觸發(fā)器輸入觸發(fā)器輸入holdtsetupt建立時(shí)間容限建立時(shí)間容限setupcomb(max)(max)ffpdclktttt保持時(shí)間容限保持時(shí)間容限holdcomb(min)min(ffpdttt精選ppt68.2 Latched and Flip-FlopsSSI latches and flip-flopsSSI latches and flip-flops1Q 1Q2Q2Q3Q3Q4Q4Q1,2C1D2D3,4C3D4D74x

4、375D latchPRD Q CLK QCLR74x74PRJ Q CLK K QCLR74x109PRJ Q CLK K QCLR74x112精選ppt7D QC QD QC QD QC QD QC QDIN3:0 WRDOUT3:0RDMultibit Registers and Latches鎖存器的應(yīng)用鎖存器的應(yīng)用 多位鎖存器多位鎖存器寄存器（寄存器（registerregister）共用同一時(shí)鐘的多個(gè)共用同一時(shí)鐘的多個(gè)D D 觸發(fā)器組合在一起觸發(fā)器組合在一起通常用來存儲(chǔ)一組通常用來存儲(chǔ)一組相關(guān)的二進(jìn)制數(shù)。相關(guān)的二進(jìn)制數(shù)。精選ppt84-bit register 74x1756-bi

5、t register 74x1741D2D3D4DCLKCLR_L精選ppt98-bit register7474x374x374（三態(tài)輸出）三態(tài)輸出）OEOutput enable精選ppt107474x377x377（使能）（使能）7474x273x273（異步清零）異步清零）CLK7474x374x374（輸出使能）輸出使能）精選ppt117474x377x377（使能）使能）ENEN二選一多路復(fù)用結(jié)構(gòu)二選一多路復(fù)用結(jié)構(gòu)精選ppt12寄存器（寄存器（registerregister）和鎖存器（和鎖存器（latchlatch）有什么區(qū)別？有什么區(qū)別？ 寄存器：邊沿觸發(fā)特性寄存器：邊沿觸發(fā)特

6、性 鎖存器：鎖存器：C C有效期間輸出跟隨輸入變化有效期間輸出跟隨輸入變化74x374輸出使能輸出使能8位寄存器位寄存器74x373輸出使能輸出使能8位鎖存器位鎖存器精選ppt138.4 Counters模（模（modulus）：）：循環(huán)中的狀態(tài)個(gè)數(shù)循環(huán)中的狀態(tài)個(gè)數(shù)模模m計(jì)數(shù)器（又稱計(jì)數(shù)器（又稱 m分頻計(jì)數(shù)器）分頻計(jì)數(shù)器）n位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器狀態(tài)圖中包含有一個(gè)循環(huán)的任何時(shí)鐘時(shí)序電路狀態(tài)圖中包含有一個(gè)循環(huán)的任何時(shí)鐘時(shí)序電路S1S2S3SmS5S4ENENENENENENENENENENENENEN精選ppt14計(jì)數(shù)器的分類計(jì)數(shù)器的分類按時(shí)鐘：同步、異步按時(shí)鐘：同步、異步按計(jì)數(shù)方式：加法

7、、減法、可逆按計(jì)數(shù)方式：加法、減法、可逆按編碼方式：二進(jìn)制、十進(jìn)制按編碼方式：二進(jìn)制、十進(jìn)制BCD碼、循環(huán)碼碼、循環(huán)碼計(jì)數(shù)器的功能計(jì)數(shù)器的功能計(jì)數(shù)計(jì)數(shù)分頻分頻定時(shí)定時(shí)產(chǎn)生脈沖序列產(chǎn)生脈沖序列精選ppt15行波計(jì)數(shù)器（行波計(jì)數(shù)器（ripple counter）q 利用利用 T T 觸發(fā)器實(shí)現(xiàn)：觸發(fā)器實(shí)現(xiàn)：Q* = QQQT考慮二進(jìn)制計(jì)數(shù)順序：考慮二進(jìn)制計(jì)數(shù)順序：只有當(dāng)?shù)谥挥挟?dāng)?shù)?i-1 i-1 位由位由1 10 0時(shí)，時(shí)，第第 i i 位才翻轉(zhuǎn)。位才翻轉(zhuǎn)。CLKQQTQQTQQTQQTQ0Q1Q2Q3精選ppt16CLKQ0Q1Q2CLKQQTQQTQQTQQTQ0Q1Q2Q3速度慢，速度慢，最

8、壞情況，第最壞情況，第n位要經(jīng)過位要經(jīng)過 ntTQ 的延遲時(shí)間的延遲時(shí)間 異步計(jì)數(shù)器異步計(jì)數(shù)器(Asynchronous Counters)(Asynchronous Counters)精選ppt17同步二進(jìn)制加法計(jì)數(shù)器同步二進(jìn)制加法計(jì)數(shù)器1 0 1 1 0 1 1+ 11 0 1 1 1 0 0在多位二進(jìn)制數(shù)的末位加在多位二進(jìn)制數(shù)的末位加 1，僅當(dāng)?shù)趦H當(dāng)?shù)?i 位以下的各位都為位以下的各位都為 1 時(shí)，時(shí)，第第 i 位的狀態(tài)才會(huì)改變。位的狀態(tài)才會(huì)改變。最低位的狀態(tài)每次加最低位的狀態(tài)每次加1都要改變。都要改變。EN QT Qq 利用有使能端的利用有使能端的 T T 觸發(fā)器實(shí)現(xiàn)：觸發(fā)器實(shí)現(xiàn)：Q*

9、 = ENQ + ENQ = EN Q通過通過EN端進(jìn)行控制，端進(jìn)行控制，需要翻轉(zhuǎn)時(shí)，使需要翻轉(zhuǎn)時(shí)，使 EN = 1 ENi = Qi-1 Qi-2 Q1 Q0EN0 = ? 1精選ppt18同步計(jì)數(shù)器同步計(jì)數(shù)器1CLKQ0Q1Q2C如何加入使能端？如何加入使能端？精選ppt19有使能端的同步計(jì)數(shù)器有使能端的同步計(jì)數(shù)器CNTEN低位低位 LSB高位高位 MSB串行使能串行使能精選ppt20CNTEN有使能端的同步計(jì)數(shù)器有使能端的同步計(jì)數(shù)器并行使能并行使能高位高位 MSB低位低位 LSB精選ppt214位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器74x163CLR同步清零同步清零LD同步預(yù)置數(shù)同步預(yù)置數(shù)RCO進(jìn)

10、位輸出進(jìn)位輸出ENPENT使能端使能端ENTQDQCQBQARCO精選ppt224位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器74x16374x163的功能表的功能表01111CLK工作狀態(tài)工作狀態(tài)同步清零同步清零同步置數(shù)同步置數(shù)保持保持保持保持, ,RCO=0計(jì)數(shù)計(jì)數(shù)CLR_L LD_L ENP ENT0111 0 1 0 1 174x161異步清零異步清零精選ppt237474x163x163工作于自由運(yùn)行模式時(shí)的接線方法工作于自由運(yùn)行模式時(shí)的接線方法精選ppt24自由運(yùn)行的自由運(yùn)行的163163可以用作可以用作2 2、4 4、8 8和和1616分頻計(jì)數(shù)器分頻計(jì)數(shù)器012345678910 11 12 1

11、3 14 150精選ppt25254位二進(jìn)制計(jì)數(shù)器74x163CLR同步清零同步清零LD同步預(yù)置數(shù)同步預(yù)置數(shù)RCO進(jìn)位輸出進(jìn)位輸出ENPENT使能端使能端ENTQDQCQBQARCO精選ppt26264位二進(jìn)制計(jì)數(shù)器74x16374x163的功能表的功能表01111CLK工作狀態(tài)工作狀態(tài)同步清零同步清零同步置數(shù)同步置數(shù)保持保持保持保持, ,RCO=0計(jì)數(shù)計(jì)數(shù)CLR_L LD_L ENP ENT0111 0 1 0 1 174x161異步清零異步清零精選ppt27277474x163x163工作于自由運(yùn)行模式時(shí)的接線方法工作于自由運(yùn)行模式時(shí)的接線方法精選ppt2828自由運(yùn)行的自由運(yùn)行的1631

12、63可以用作可以用作2 2、4 4、8 8和和1616分頻計(jì)數(shù)器分頻計(jì)數(shù)器012345678910 11 12 13 14 150精選ppt2929任意模值計(jì)數(shù)器 利用SSI器件構(gòu)成 時(shí)鐘同步狀態(tài)機(jī)設(shè)計(jì) 利用MSI計(jì)數(shù)芯片構(gòu)成 利用n位二進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)模m計(jì)數(shù)器分兩種情況考慮： m 2n 清零法、置數(shù)法清零法、置數(shù)法精選ppt3030用4位二進(jìn)制計(jì)數(shù)器74x163實(shí)現(xiàn)模11計(jì)數(shù)器q 清零法清零法S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15計(jì)數(shù)到計(jì)數(shù)到1010時(shí)，時(shí)，利用同步清零端利用同步清零端強(qiáng)制為強(qiáng)制為0000。 m2m2n n 情況情況精選ppt3131q

13、清零法清零法計(jì)數(shù)到計(jì)數(shù)到1010時(shí)，時(shí)，利用同步清零端利用同步清零端強(qiáng)制為強(qiáng)制為0000。 m2m2n n 情況情況用用4 4位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器7474x163x163實(shí)現(xiàn)模實(shí)現(xiàn)模11 11計(jì)數(shù)器計(jì)數(shù)器CLKQ0Q1Q2Q3思考：思考：如果是如果是74x161（異步清零）（異步清零）怎么連接？怎么連接？精選ppt3232精選ppt3333模模1010計(jì)數(shù)器計(jì)數(shù)器精選ppt3434用4位二進(jìn)制計(jì)數(shù)器74x163實(shí)現(xiàn)模11計(jì)數(shù)器q 置數(shù)法置數(shù)法 m2m2n n 情況情況S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15計(jì)數(shù)到計(jì)數(shù)到1111時(shí)，時(shí)，利用同步預(yù)置數(shù)端

14、利用同步預(yù)置數(shù)端強(qiáng)制輸出為強(qiáng)制輸出為0101精選ppt3535用用4 4位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器7474x163x163實(shí)現(xiàn)模實(shí)現(xiàn)模11 11計(jì)數(shù)器計(jì)數(shù)器q 置數(shù)法置數(shù)法 m2m 2n） 先進(jìn)行級(jí)聯(lián)，再整體置零或預(yù)置數(shù) 例：用74x163構(gòu)造模193計(jì)數(shù)器 兩片163級(jí)聯(lián)得8位二進(jìn)制計(jì)數(shù)器（0255） 采用整體清零法，0192精選ppt5555模模mm計(jì)數(shù)器（計(jì)數(shù)器（ m 2m 2n n）先進(jìn)行級(jí)聯(lián)，再整體置零或預(yù)置數(shù)先進(jìn)行級(jí)聯(lián)，再整體置零或預(yù)置數(shù)例：用例：用74x163構(gòu)造模構(gòu)造模193計(jì)數(shù)器計(jì)數(shù)器 兩片兩片163級(jí)聯(lián)得級(jí)聯(lián)得8位二進(jìn)制計(jì)數(shù)器（位二進(jìn)制計(jì)數(shù)器（0255） 采用整體清零法，

15、采用整體清零法，0192若若 m m 可以分解：可以分解：m = m1m = m1m m2 2分別實(shí)現(xiàn)分別實(shí)現(xiàn)m1m1和和m2m2，再級(jí)聯(lián)再級(jí)聯(lián) 采用整體預(yù)置數(shù)法，采用整體預(yù)置數(shù)法，6363255255 256 2561931936363精選ppt5656ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA如何控制地址端自動(dòng)如何控制地址端自動(dòng)輪流選擇輸出輪流選擇輸出Y0Y7 計(jì)數(shù)器的應(yīng)用計(jì)數(shù)器的應(yīng)用精選ppt5757Decoding Binary-Counter State若在一次狀態(tài)轉(zhuǎn)移中有若在一次狀態(tài)轉(zhuǎn)移

16、中有2 2位或多位計(jì)數(shù)位同時(shí)變化，位或多位計(jì)數(shù)位同時(shí)變化，譯碼器輸出端可能會(huì)產(chǎn)生譯碼器輸出端可能會(huì)產(chǎn)生“尖峰脈沖尖峰脈沖” 功能性冒險(xiǎn)功能性冒險(xiǎn)01234567012Function hazard精選ppt5858 CLK 8 8位寄存器位寄存器改進(jìn)：消除改進(jìn)：消除“毛刺毛刺”精選ppt5959計(jì)數(shù)器的應(yīng)用 序列信號(hào)發(fā)生器 例：在時(shí)鐘作用下周期產(chǎn)生序列10101011，10101011，S0/1S1/0S2/1S3/0S4/1S5/0S6/1S7/1MOOREMOORE機(jī)機(jī)8 8個(gè)狀態(tài)個(gè)狀態(tài)計(jì)數(shù)器計(jì)數(shù)器+ +組合電路組合電路精選ppt6060計(jì)數(shù)器的應(yīng)用 序列信號(hào)發(fā)生器 例：在時(shí)鐘作用下周期產(chǎn)

17、生序列10101011，10101011，計(jì)數(shù)器計(jì)數(shù)器+ +組合電路組合電路精選ppt6161計(jì)數(shù)器的應(yīng)用 例：紅綠燈信號(hào)發(fā)生器，輸入時(shí)鐘信號(hào)T=5s，要求周期產(chǎn)生綠燈30s，黃燈5s，紅燈25s。需要多少個(gè)狀態(tài)？需要多少個(gè)狀態(tài)？精選ppt例：流水燈的設(shè)計(jì)任務(wù)： 設(shè)計(jì)一個(gè)可以循環(huán)移動(dòng)的流水燈，燈總數(shù)為8盞，具體要求如下： 1、5亮，其余滅，右移三次后全滅 4、8亮，其余滅，左移三次后全滅 4、5亮，其余滅，各向兩邊移三次后全滅 1、8亮，其余滅，各向中間移三次后全滅計(jì)數(shù)器的應(yīng)用精選ppt效果圖計(jì)數(shù)器的應(yīng)用計(jì)數(shù)器的應(yīng)用精選ppt任務(wù)分析所要求的彩燈電路在某電路板上完成，該電路板能夠提供48MHz

18、標(biāo)準(zhǔn)時(shí)鐘信號(hào)，附帶有8個(gè)共陽的LED管可作為彩燈使用。因此要實(shí)現(xiàn)的電路的框圖如圖所示。精選ppt設(shè)計(jì)思路 根據(jù)要求，LED彩燈的花色變化為20步，這20步的變化是按順序進(jìn)行，周而復(fù)始的，因此，可以用一個(gè)具有20個(gè)狀態(tài)的狀態(tài)機(jī)實(shí)現(xiàn)，這20個(gè)狀態(tài)構(gòu)成一個(gè)單環(huán)，如圖所示。精選ppt設(shè)計(jì)思路 可以利用計(jì)數(shù)器產(chǎn)生著20個(gè)狀態(tài)編碼，用譯碼電路將對(duì)應(yīng)的編碼變?yōu)閷?duì)應(yīng)的LED顯示碼。電路框圖如圖所示精選ppt67674位寄存器74x1751D2D3D4DCLKCLR_L精選ppt6868精選ppt69698.5 shift register（移位寄存器）串行輸入串行輸入serial inputSERINSERO

19、UT串行輸出串行輸出serial outputSerial-in, serial-out shift register可以使一個(gè)信號(hào)延遲可以使一個(gè)信號(hào)延遲n n 個(gè)時(shí)鐘周期之后再輸出個(gè)時(shí)鐘周期之后再輸出精選ppt7070串入串入serial-inSERIN1Q2QNQ并出并出parallel-out可以用來完成可以用來完成串并轉(zhuǎn)換串并轉(zhuǎn)換serial-to-parallelconversionStructure of a serial-in, parallel-out shift register精選ppt7171多路復(fù)用結(jié)構(gòu)多路復(fù)用結(jié)構(gòu)LOAD/SHIFTSERINSEROUTStructu

20、re of a parallel-in, serial-out shift register精選ppt7272LOAD/SHIFTSERIN1Q2QNQStructure of a parallel-in, parallel-out shift register精選ppt7373MSI shift registers CLKCLRSERASERB74x164QAQBQCQDQEQFQGQH CLK CLKINHSH/LDCLRSERABCDEFGH QH74x166SERASERB抑制時(shí)鐘精選ppt74744-bit universal shift register 74x194 CLKCLR

21、S1S0LIND QDC QCB QBA QARIN74x194S1 S0 功能功能0 0 保持保持0 1 右移右移1 0 左移左移1 1 載入載入左移輸入左移輸入右移輸入右移輸入精選ppt757500S1S0保持保持S1 S0S1 S010左移左移01右移右移11載入載入Qi* = S1S0Qi + S1S0Qi-1 + S1S0Qi+1 + S1S0INi4-bit universal shift register 74x194精選ppt7676 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194 CLKCLRS1S0LIND QDC QCB QBA QARINC

22、LKCLRS1S0LINRIN移移位位寄寄存存器器的的擴(kuò)擴(kuò)展展并行輸入并行輸入（8 8位）位）并行并行輸出輸出8 8位位精選ppt7777Shift-register countersD0 = F ( Q0 , Q1 , , Qn-1 )反反 饋饋 邏邏 輯輯D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF3一般結(jié)構(gòu)：一般結(jié)構(gòu)：精選ppt78781000010000010010有效狀態(tài)有效狀態(tài)其他狀態(tài)其他狀態(tài)Ring counters（環(huán)型計(jì)數(shù)器）D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF310000

23、10000010010Q0 Q1 Q2 Q3 非自啟動(dòng)的非自啟動(dòng)的無效狀態(tài)無效狀態(tài)D0 = Qn-1精選ppt7979有效狀態(tài)有效狀態(tài)無效狀態(tài)無效狀態(tài)D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF31000010000010010Q0 Q1 Q2 Q3自啟動(dòng)的自啟動(dòng)的自校正的自校正的模模4 4計(jì)數(shù)器計(jì)數(shù)器精選ppt8080利用通用寄存器74x194實(shí)現(xiàn)環(huán)形計(jì)數(shù)器Q0Q1Q2Q310CLOCKQ0Q1Q2Q3101000Q0Q1Q2Q3RESET載入載入Q0Q1Q2Q3CLOCK自校正的自校正的精選ppt8181扭環(huán)計(jì)數(shù)器（Johnson Count

24、er）D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF3D0 = Qn-100001000110011101111011100110001無效無效有效的狀態(tài)循環(huán)有效的狀態(tài)循環(huán)精選ppt8282dddddddd最小成本最小成本自校正設(shè)計(jì)1、確定有效的狀態(tài)循環(huán)、確定有效的狀態(tài)循環(huán)2、對(duì)無效狀態(tài)進(jìn)行處理，、對(duì)無效狀態(tài)進(jìn)行處理， 使其進(jìn)入有效循環(huán)。使其進(jìn)入有效循環(huán)。Q0 Q1 Q2 Q31111000011110000Q0Q100 01 11 1000011110Q2Q3D0100001000110011101111011100110001有有效效無無效效1

25、00101001010110101101011010100101D0 = Q3 + Q2Q1精選ppt8383= ( (Q2Q1) Q3)D0 = Q3 + Q2Q14 4位位8 8狀態(tài)自校正的狀態(tài)自校正的JohnsonJohnson計(jì)數(shù)器計(jì)數(shù)器精選ppt8484利用通用寄存器74x194實(shí)現(xiàn)扭環(huán)計(jì)數(shù)器 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_LS1S0接成左移形式接成左移形式自校正改進(jìn)：自校正改進(jìn)：（法一）（法一）D0 = Q3 + Q2Q1Q0Q1Q2Q3精選ppt8585利用通用寄存器利用通用寄存器7474x194x194實(shí)

26、現(xiàn)扭環(huán)計(jì)數(shù)器實(shí)現(xiàn)扭環(huán)計(jì)數(shù)器 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_L自校正改進(jìn)：自校正改進(jìn)：（法二）利用置數(shù)（法二）利用置數(shù)每當(dāng)電路出現(xiàn)每當(dāng)電路出現(xiàn)0XX0下一狀態(tài)就是下一狀態(tài)就是1000S0 = Q3 Q0Q0Q1Q2Q3100000001000110011101111011100110001精選ppt8686 n位移位寄存器能夠構(gòu)成模n的環(huán)形計(jì)數(shù)器 n位移位寄存器能夠構(gòu)成模2n的扭環(huán)形計(jì)數(shù)器移位寄存器計(jì)數(shù)器問題：?jiǎn)栴}：實(shí)現(xiàn)一個(gè)十進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)一個(gè)十進(jìn)制計(jì)數(shù)器最少需要最少需要 個(gè)觸發(fā)器？個(gè)觸發(fā)器？若用環(huán)形計(jì)數(shù)器形式，需要若用環(huán)

27、形計(jì)數(shù)器形式，需要 位移位寄存器？位移位寄存器？扭環(huán)形呢？扭環(huán)形呢？精選ppt8787Shift-register countersD0 = F ( Q0 , Q1 , , Qn-1 )反反 饋饋 邏邏 輯輯D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF3一般結(jié)構(gòu)：一般結(jié)構(gòu)：精選ppt8888Ring counters（環(huán)型計(jì)數(shù)器）D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF3 非自啟動(dòng)的非自啟動(dòng)的D0 = Qn-1D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF

28、2FF3D0 = Qn-1扭環(huán)計(jì)數(shù)器扭環(huán)計(jì)數(shù)器（Johnson CounterJohnson Counter）精選ppt8989 n位移位寄存器能夠構(gòu)成模n的環(huán)形計(jì)數(shù)器 n位移位寄存器能夠構(gòu)成模2n的扭環(huán)形計(jì)數(shù)器移位寄存器計(jì)數(shù)器問題：?jiǎn)栴}：實(shí)現(xiàn)一個(gè)十進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)一個(gè)十進(jìn)制計(jì)數(shù)器最少需要最少需要 個(gè)觸發(fā)器？個(gè)觸發(fā)器？若用環(huán)形計(jì)數(shù)器形式，需要若用環(huán)形計(jì)數(shù)器形式，需要 位移位寄存器？位移位寄存器？扭環(huán)形呢？扭環(huán)形呢？精選ppt9090Linear Feedback shift-register（LFSR）countersLFSR計(jì)數(shù)器計(jì)數(shù)器 有有 2n-1 種有效狀態(tài)種有效狀態(tài) 最大長(zhǎng)度序列發(fā)生器

29、最大長(zhǎng)度序列發(fā)生器反反 饋饋 邏邏 輯輯D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF3移位寄存器型計(jì)數(shù)器的一般結(jié)構(gòu)移位寄存器型計(jì)數(shù)器的一般結(jié)構(gòu)利用反饋邏輯可以實(shí)現(xiàn)利用反饋邏輯可以實(shí)現(xiàn) 模模2 2模模16 16 的計(jì)數(shù)器的計(jì)數(shù)器精選ppt9191RESET_LCLOCK奇校驗(yàn)電路奇校驗(yàn)電路全全0態(tài)的下一狀態(tài)？態(tài)的下一狀態(tài)？反饋方程反饋方程 LFSR計(jì)數(shù)器計(jì)數(shù)器 有有 2n-1 種有效狀態(tài)種有效狀態(tài) 最大長(zhǎng)度序列發(fā)生器最大長(zhǎng)度序列發(fā)生器Linear Feedback shift-registerLinear Feedback shift-regist

30、er（LFSRLFSR）counterscounters精選ppt9292 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194CLOCKX2X1X0100 LOAD+5V狀態(tài)序列？狀態(tài)序列？3位位LFSR計(jì)數(shù)器計(jì)數(shù)器如何加入如何加入000狀態(tài)？狀態(tài)？Linear Feedback shift-registerLinear Feedback shift-register（LFSRLFSR）counterscounters精選ppt9393順序脈沖發(fā)生器 利用移位寄存器構(gòu)成 注意自校正（環(huán)形計(jì)數(shù)器） 利用計(jì)數(shù)器和譯碼器構(gòu)成 注意“毛刺”（二進(jìn)制計(jì)數(shù)器的狀態(tài)譯碼）CLKQ0

31、Q1Q2Q3精選ppt9494序列信號(hào)發(fā)生器 用于產(chǎn)生一組特定的串行數(shù)字信號(hào) 例：設(shè)計(jì)一個(gè) 00010111 序列信號(hào)發(fā)生器 利用觸發(fā)器 利用計(jì)數(shù)器 利用移位寄存器精選ppt9595利用利用D D觸發(fā)器設(shè)計(jì)一個(gè)觸發(fā)器設(shè)計(jì)一個(gè) 00010111 00010111序列信號(hào)發(fā)生器序列信號(hào)發(fā)生器1、畫狀態(tài)轉(zhuǎn)換圖、畫狀態(tài)轉(zhuǎn)換圖2、狀態(tài)編碼、狀態(tài)編碼000111 表示表示 S0 S73、列狀態(tài)轉(zhuǎn)換輸出表、列狀態(tài)轉(zhuǎn)換輸出表0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 0 0Q2Q1Q0Q2*Q1*Q

32、0*Y000101114、得到激勵(lì)方程和輸出方程、得到激勵(lì)方程和輸出方程5、得到電路圖、得到電路圖00000011產(chǎn)生序列產(chǎn)生序列00000011？S1/0S2 /0S6 /1S3 /1S5 /1S4 /0S7 /1S0/0精選ppt9696用計(jì)數(shù)器和數(shù)據(jù)選擇器構(gòu)成用計(jì)數(shù)器和數(shù)據(jù)選擇器構(gòu)成序列信號(hào)發(fā)生器序列信號(hào)發(fā)生器74x163 CLKCLRLDENPENTA QAB QBC QCD QD RCOENABCD0D1D2D3D4D5D6D7YY74x151例：產(chǎn)生一個(gè)例：產(chǎn)生一個(gè)8位的序列信號(hào)位的序列信號(hào) 00010111+5V+5V序列序列信號(hào)信號(hào)輸出輸出產(chǎn)生序列產(chǎn)生序列00000011？CL

33、OCK精選ppt9797用移位寄存器構(gòu)成用移位寄存器構(gòu)成序列信號(hào)發(fā)生器序列信號(hào)發(fā)生器例：產(chǎn)生一個(gè)例：產(chǎn)生一個(gè)8位的序列信號(hào)位的序列信號(hào) 0001011110111000Q2Q1Q00 0 00 0 10 1 01 0 10 1 11 1 11 1 01 0 0D0Q2Q1Q0010001 11 10D01101001D = Q2Q1Q0 + Q2Q1 + Q2Q0精選ppt9898 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_LQ0Q1Q2Q3用移位寄存器構(gòu)成用移位寄存器構(gòu)成序列信號(hào)發(fā)生器序列信號(hào)發(fā)生器例：產(chǎn)生一個(gè)例：產(chǎn)生一個(gè)8位的序

34、列信號(hào)位的序列信號(hào) 0001011110111000Q2Q1Q00 0 00 0 10 1 01 0 10 1 11 1 11 1 01 0 0D0D = Q2Q1Q0 + Q2Q1 + Q2Q0組合邏輯組合邏輯精選ppt9999用移位寄存器構(gòu)成用移位寄存器構(gòu)成序列信號(hào)發(fā)生器序列信號(hào)發(fā)生器例：產(chǎn)生一個(gè)例：產(chǎn)生一個(gè)8位的序列信號(hào)位的序列信號(hào) 000000111）位數(shù)的選擇：）位數(shù)的選擇：與序列信號(hào)長(zhǎng)度（狀態(tài)數(shù)）有關(guān)：與序列信號(hào)長(zhǎng)度（狀態(tài)數(shù)）有關(guān)：8個(gè)狀態(tài)，至個(gè)狀態(tài)，至少少3位；位；與序列信號(hào)的具體類型有關(guān)：如果選與序列信號(hào)的具體類型有關(guān)：如果選3位，則會(huì)位，則會(huì)出現(xiàn)出現(xiàn)4次次000，選，選4位？

35、位？5位？位？2）設(shè)計(jì)步驟：）設(shè)計(jì)步驟：畫出狀態(tài)轉(zhuǎn)換圖，填寫狀態(tài)轉(zhuǎn)換表；畫出狀態(tài)轉(zhuǎn)換圖，填寫狀態(tài)轉(zhuǎn)換表；解決無效狀態(tài)：成本最小與風(fēng)險(xiǎn)最??；解決無效狀態(tài)：成本最小與風(fēng)險(xiǎn)最??；化簡(jiǎn)得出第一個(gè)觸發(fā)器的激勵(lì)方程?；?jiǎn)得出第一個(gè)觸發(fā)器的激勵(lì)方程。例：產(chǎn)生一個(gè)例：產(chǎn)生一個(gè)8位的序列信號(hào)位的序列信號(hào) 00010111精選ppt100100序列信號(hào)發(fā)生器 例：設(shè)計(jì)一個(gè) 110101 序列信號(hào)發(fā)生器 利用觸發(fā)器 利用計(jì)數(shù)器 利用移位寄存器利用通用移位寄存器利用通用移位寄存器7474194194和多路復(fù)用器和多路復(fù)用器7474151151及合適的非門實(shí)現(xiàn)及合適的非門實(shí)現(xiàn)01110100010111010001序列

36、發(fā)生器。（注意：序列發(fā)生器。（注意：74X19474X194的的4 4個(gè)輸出端都能輸出該序列，必須畫邏輯個(gè)輸出端都能輸出該序列，必須畫邏輯圖）圖） 精選ppt101101移位寄存器實(shí)現(xiàn)序列檢測(cè)功能設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)110串行序列檢測(cè)電路，串行序列檢測(cè)電路，利用移位寄存器實(shí)現(xiàn)利用移位寄存器實(shí)現(xiàn) CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_LAZBZ當(dāng)電路檢測(cè)到當(dāng)電路檢測(cè)到輸入輸入A 連續(xù)出現(xiàn)連續(xù)出現(xiàn)110 時(shí)，時(shí)，輸出輸出Z為為1輸入輸入A 連續(xù)出現(xiàn)連續(xù)出現(xiàn)110， 且輸入且輸入B為為1 時(shí)，時(shí)，輸出輸出Z為為1。精選ppt102102移

37、位寄存器實(shí)現(xiàn)序列檢測(cè)功能移位寄存器實(shí)現(xiàn)序列檢測(cè)功能例：用例：用D D觸發(fā)器構(gòu)成移位寄存器，加上必要的門電觸發(fā)器構(gòu)成移位寄存器，加上必要的門電路設(shè)計(jì)一個(gè)序列信號(hào)檢測(cè)電路，有一個(gè)串行輸入端路設(shè)計(jì)一個(gè)序列信號(hào)檢測(cè)電路，有一個(gè)串行輸入端X X和一個(gè)輸出端和一個(gè)輸出端Z Z。每當(dāng)接收到。每當(dāng)接收到“1101011010”數(shù)據(jù)串時(shí)，數(shù)據(jù)串時(shí)，輸出輸出Z=1Z=1，否則，否則Z=0Z=0。畫出電路連接圖。畫出電路連接圖。MEALYMEALY型？型？MOOREMOORE型？型？精選ppt103103串/并轉(zhuǎn)換源模塊源模塊Source module目的模塊目的模塊 Destination module控制控制電

38、路電路控制控制電路電路并并- -串串轉(zhuǎn)換器轉(zhuǎn)換器串串- -并并轉(zhuǎn)換器轉(zhuǎn)換器并行并行數(shù)據(jù)數(shù)據(jù)并行并行數(shù)據(jù)數(shù)據(jù)串行數(shù)據(jù)串行數(shù)據(jù)SYNC同步脈沖同步脈沖精選ppt104104精選ppt105105并串轉(zhuǎn)換并串轉(zhuǎn)換 CLK CLKINHSH/LDCLRSERABCDEFGH QH74x166D7D6D5D4D3D2D1D0并行數(shù)據(jù)并行數(shù)據(jù) SDATACLOCKCLOCKSYNC CLKCLRLDENPENTA QAB QBC QCD QD RCO163 CLKCLRLDENPENTA QAB QBC QCD QD RCO163計(jì)計(jì)數(shù)數(shù)低低位位計(jì)計(jì)數(shù)數(shù)高高位位時(shí)時(shí)隙隙數(shù)數(shù)位位數(shù)數(shù)RESET_L到到目目標(biāo)標(biāo)+5V精選ppt106106 CLKCLRSERASERB74x164QAQBQCQDQEQFQGQHSDATACLOCK