嵌入式開發(fā)基礎(chǔ)+實(shí)踐教程課后題

1、西南交通大學(xué)信息科學(xué)與技術(shù)學(xué)院嵌入式系統(tǒng)應(yīng)用開發(fā)基礎(chǔ)課后習(xí)題目錄嵌入式系統(tǒng)應(yīng)用開發(fā)基礎(chǔ)課后習(xí)題1第2章2第3章4第4章6第5章7第6章9第7章13嵌入式系統(tǒng)應(yīng)用開發(fā)實(shí)踐教程課后習(xí)題16第7章16第8章19第9章20第10章21第11章24第12章25第13章26Attention本文檔系個(gè)人總結(jié)，難免出現(xiàn)紕漏，僅供參考！第2章3、 CISC和RISC體系結(jié)構(gòu)各自有什么特點(diǎn)，優(yōu)缺點(diǎn)有哪些？CISC是復(fù)雜指令集計(jì)算（complex instruction set computing）的縮寫。CISC的主要特點(diǎn)是指令的種類繁多，指令功能強(qiáng)大，指令的機(jī)器碼長度因指令不同而不同，指令的執(zhí)行時(shí)間也根據(jù)不同

2、的指令有較大的差異。RISC是精簡指令集計(jì)算（reduced instruction set computing）的縮寫。RISC的主要特點(diǎn)， 它精簡了CPU的指令集，統(tǒng)一了指令的字節(jié)長度，并把大部分指令的執(zhí)行時(shí)間限制在一個(gè)時(shí)鐘周期。特點(diǎn)歸納如下：（1）具有一個(gè)短小精悍的指令集（2）指令具有相同的機(jī)器碼位長（3）95%的指令執(zhí)行時(shí)間為一個(gè)時(shí)鐘周期（4）沒有采用CISC必用的微指令結(jié)構(gòu)（5）采用了載入/存儲(chǔ)（Load/Store）模式（6）具有更多數(shù)量的寄存器。CISC或RISC結(jié)構(gòu)各自的優(yōu)缺點(diǎn)主要體現(xiàn)在硬件結(jié)構(gòu)的復(fù)雜性和編程軟件的復(fù)雜性兩個(gè)方面。CISC結(jié)構(gòu)缺點(diǎn)：其結(jié)構(gòu)的CPU雖然有著晶體管數(shù)

3、量多，結(jié)構(gòu)復(fù)雜，功耗大等缺點(diǎn)，CISC的優(yōu)點(diǎn)：但其豐富的指令集使得編程方便簡潔。由于其指令功能強(qiáng)大，實(shí)現(xiàn)同樣功能所使用的代碼量，CISC要比RISC結(jié)構(gòu)CPU少很多。RISC的優(yōu)點(diǎn)：晶體管數(shù)量少，功耗低，指令平均執(zhí)行速度高；RISC的缺點(diǎn)：其指令集僅提供一些使用頻度高的指令，對(duì)于一些CISC結(jié)構(gòu)下一條指令就可以完成的功能，就必須用多條RISC指令甚至是復(fù)雜的程序體來實(shí)現(xiàn)。CISC技術(shù)的復(fù)雜性在于硬件，在于CPU內(nèi)部用于實(shí)現(xiàn)復(fù)雜指令必須的微指令控制器實(shí)現(xiàn)技術(shù)。RISC技術(shù)的復(fù)雜性在于軟件，在于編譯程序的編寫與優(yōu)化。4、馮紐曼結(jié)構(gòu)和哈佛結(jié)構(gòu)各自有哪些特點(diǎn)？馮紐曼結(jié)構(gòu)是經(jīng)典的計(jì)算機(jī)系統(tǒng)架構(gòu)方式，主要

4、特征為程序中指令與數(shù)據(jù)使用相同的存儲(chǔ)空間，因此指令與數(shù)據(jù)可以相混，即數(shù)據(jù)作為指令使用也無妨。馮紐曼結(jié)構(gòu)處理器有以下幾個(gè)特點(diǎn)：（1）必須有一個(gè)存儲(chǔ)器（2）必須有一個(gè)控制器（3）必須有一個(gè)運(yùn)算器，用于完成算術(shù)運(yùn)算和邏輯運(yùn)算（4）必須有輸入和輸出設(shè)備，用于進(jìn)行人機(jī)通信。馮紐曼的主要貢獻(xiàn)是提出并實(shí)現(xiàn)了存儲(chǔ)程序的概念。哈佛結(jié)構(gòu)的主要特點(diǎn)是程序和數(shù)據(jù)分別由不同的存儲(chǔ)器提供，而且采用獨(dú)立的總線進(jìn)行訪問。與馮紐曼結(jié)構(gòu)處理器比較，哈佛結(jié)構(gòu)處理器有兩個(gè)明顯的特點(diǎn)：（1）使用兩個(gè)獨(dú)立的存儲(chǔ)器模塊，分別存儲(chǔ)指令和數(shù)據(jù)，每個(gè)存儲(chǔ)模塊都不允許指令和數(shù)據(jù)并存（2）使用獨(dú)立的兩條總線，分別作為CPU與每個(gè)存儲(chǔ)器之間的專用通信

5、路徑，而這兩條總線之間毫無關(guān)聯(lián)。改進(jìn)型哈佛結(jié)構(gòu)的特點(diǎn)為：（1）使用兩個(gè)獨(dú)立的存儲(chǔ)器模塊，分別存儲(chǔ)指令和數(shù)據(jù)，每個(gè)存儲(chǔ)模塊都不允許指令和數(shù)據(jù)并存，以便實(shí)現(xiàn)并行處理；（2）具有一條獨(dú)立的地址總線和一條獨(dú)立的數(shù)據(jù)總線，利用公用地址總線訪問兩個(gè)存儲(chǔ)模塊（程序存儲(chǔ)模塊和數(shù)據(jù)存儲(chǔ)模塊），公用數(shù)據(jù)總線則被用來完成程序存儲(chǔ)模塊或數(shù)據(jù)存儲(chǔ)模塊與CPU之間的數(shù)據(jù)傳輸（3）CPU內(nèi)部保留了程序和數(shù)據(jù)分別訪問結(jié)構(gòu)，但外部分時(shí)復(fù)用一組地址和數(shù)據(jù)總線。馮紐曼結(jié)構(gòu)與哈佛結(jié)構(gòu)的區(qū)別完成一條指令需要3個(gè)步驟，取指令，指令譯碼和執(zhí)行指令。對(duì)于馮紐曼結(jié)構(gòu)處理器，由于取指令和存放數(shù)據(jù)要從同一個(gè)存儲(chǔ)空間存取，經(jīng)同一總線傳輸，因而他無法

6、重疊執(zhí)行；對(duì)于哈佛結(jié)構(gòu)， 由于取指令和存取數(shù)據(jù)分別經(jīng)由不同的存儲(chǔ)空間和不同的總線，使得各條指令可以重疊執(zhí)行，客服了數(shù)據(jù)流傳輸?shù)钠款i，提高了運(yùn)算速度。5、ARM7TDMI應(yīng)用內(nèi)核由哪些主要功能部件組成？其中的Embedded ICE的作用是什么？ARM7DDMI內(nèi)核采用了馮紐曼結(jié)構(gòu)，其應(yīng)用核包含以下主要功能部件：（1）ARM7TDMI內(nèi)核；（2）測試訪問口控制器（test access tap,TAP），TAP作用是實(shí)現(xiàn)對(duì)芯片所有引出腳的監(jiān)控；（3）內(nèi)嵌的在線仿真（in-circuit emulator,ICE）邏輯，其作用是以硬件的方式提供對(duì)電路調(diào)試的支持；（4）數(shù)據(jù)線分離器（BUS spli

7、tter）Embedded ICE的作用是以硬件的方式提供對(duì)電路調(diào)試的支持。具體是在JTAG邏輯上添加了硬件斷點(diǎn)寄存器，比較器等，我們就可以實(shí)現(xiàn)斷點(diǎn)設(shè)置，三總線觸發(fā)條件設(shè)置等調(diào)試環(huán)境。6、什么是ARM體系結(jié)構(gòu)中數(shù)據(jù)存儲(chǔ)的大端格式和小端格式？X86處理器中采用的應(yīng)該是什么格式？大端格式：字?jǐn)?shù)據(jù)的高字節(jié)存儲(chǔ)在低地址中，而字?jǐn)?shù)據(jù)的低字節(jié)則存放在高地址中；小端格式：低地址中存放的是字?jǐn)?shù)據(jù)的低字節(jié)，高地址存放的是字?jǐn)?shù)據(jù)的高字節(jié)；Intel X86 采用小端格式存放。7、ARM核有多少個(gè)寄存器？什么寄存器用于PC（程序計(jì)數(shù)器）和鏈接寄存器？R13通常用來存儲(chǔ)什么？ARM處理器共有37個(gè)寄存器，其中31個(gè)通

8、用寄存器，6個(gè)狀態(tài)寄存器；R13作為堆棧指針寄存器SP，R14作為鏈接寄存器LR，R15作為程序計(jì)數(shù)器PC；R13主要保存堆棧指針；8、ARM核具有哪些工作模式？它們分別是由CPSR的哪些位決定的？什么模式使用的寄存器最少？什么模式使用的寄存器最多？開機(jī)或復(fù)位時(shí)是什么工作模式？工作模式有：（1）用戶模式usr（user），（2）系統(tǒng)模式sys（system），（3）快速中斷模式fiq（fast interrupt request）,(4)中斷模式irq（interrupt request）, （5）數(shù)據(jù)訪問中止模式abt（abort）,(6)未定義指令中止模式und（undefined），（7

9、）管理模式svc（supervisor）；處理器當(dāng)前的工作模式是由狀態(tài)寄存器CPSR（current program status register）中的最低5位M4:0標(biāo)示和確定的。系統(tǒng)和用戶模式所用寄存器為17個(gè)，而其他5種模式（快速中斷模式，中斷模式，數(shù)據(jù)訪問中止模式，未定義指令中止模式，管理模式）所用寄存器為18個(gè)。當(dāng)系統(tǒng)復(fù)位或開機(jī)時(shí)將引發(fā)復(fù)位異常，并進(jìn)入管理模式。9、什么是ARM的Thumb狀態(tài)？CPSR的哪一位反映了處理器的狀態(tài)？復(fù)位時(shí)是什么狀態(tài)？ARM處理器設(shè)置了兩種指令代碼長度的指令模式。Thumb狀態(tài)：以狀態(tài)寄存器中的標(biāo)志位T=1為標(biāo)志，所有運(yùn)行的指令都是16位的，對(duì)應(yīng)的代碼

10、存儲(chǔ)空間以16位對(duì)齊；ARM狀態(tài)：以狀態(tài)寄存器中的標(biāo)志位T=0為標(biāo)志，所有運(yùn)行的指令都是32位的，對(duì)應(yīng)的代碼存儲(chǔ)空間以32位對(duì)齊；狀態(tài)寄存器CPSR的標(biāo)志位T反映了處理器的狀態(tài)；系統(tǒng)復(fù)位時(shí)處于ARM狀態(tài)（ARM處理器的初始工作狀態(tài)處于32位的ARM狀態(tài)）。10、ARM有哪幾個(gè)異常類型？當(dāng)產(chǎn)生FIQ異常時(shí)，PC將指向異常向量表的哪個(gè)地址？ARM的異常類型有：復(fù)位異常、未定義指令異常、軟件中斷異常、指令預(yù)取中止異常、數(shù)據(jù)中止異常、IRQ（外部中斷請(qǐng)求）和FIQ（快速中斷請(qǐng)求）。當(dāng)產(chǎn)生FIQ異常時(shí)，PC設(shè)置為0x0000,001C 。11、請(qǐng)描述ARM處理器對(duì)異常的響應(yīng)過程及返回過程。異常響應(yīng)過程：

11、（1）第i條指令執(zhí)行時(shí)發(fā)生異常，（2）第i+2條指令地址存入鏈接寄存器LR（保存返回地址），（3）CPSR復(fù)制到異常對(duì)應(yīng)SPSR（saved program status register 程序狀態(tài)保存寄存器）（保存當(dāng)前狀態(tài)），（4）CPSR的M4:0位變換為本異常對(duì)應(yīng)值（轉(zhuǎn)換工作模式），（5）CPSR的T位變換為0（設(shè)置為ARM方式），（6）異常是復(fù)位或FIQ，（6.1 N）CPSR的F位不變，（6.2 Y）CPSR的F位變換為1（禁止新的FIQ），（7）CPSR的I位變換為1（禁止新的IRQ），（8）PC=0x000000XX（異常向量地址）（轉(zhuǎn)向異常向量），（9）執(zhí)行PC指定單元內(nèi)的跳轉(zhuǎn)

12、指令轉(zhuǎn)入異常處理程序；返回過程：（1）將鏈接寄存器LR的值直接送到PC或者減去相應(yīng)的偏移量后送到PC中，（2）SPSR復(fù)制會(huì)CPSR，（3）若在進(jìn)入異常處理時(shí)設(shè)置了中斷禁止位，要在此清除；另外，由于程序總是從復(fù)位異常處理程序開始執(zhí)行的，故復(fù)位異常處理程序不需要返回。12、不同異常下各自的返回地址應(yīng)該為何值？異常類型異常返回的位置需設(shè)置的PC值對(duì)應(yīng)的返回指令復(fù)位無返回?zé)o無未定義指令未定義指令后第1條指令地址LRMOVS PC,LR軟中斷SWISWI指令后第1條指令地址LRMOVS PC,LR指令預(yù)取中止本預(yù)取中止指令地址LR-4SUBS PC,LR,#4IRQ斷點(diǎn)后第1條指令地址LR-4SUBS

13、 PC,LR,#4FIQ斷點(diǎn)后第1條指令地址LR-4SUBS PC,LR,#4數(shù)據(jù)預(yù)取中止本數(shù)據(jù)中止指令地址LR-8SUBS PC,LR,#813、說明ARM處理器的異常向量表和X86的中斷向量表有何不同？與X86中斷向量表不同的地方是，ARM的異常向量表內(nèi)的每個(gè)表項(xiàng)內(nèi)容不是處理程序的入口地址，而是一條跳轉(zhuǎn)到異常處理程序的跳轉(zhuǎn)指令。處理器執(zhí)行跳轉(zhuǎn)指令（PC保存其地址）就可進(jìn)入異常處理程序運(yùn)行。第3章1、ARM處理器有哪些尋址方式？其中哪些是針對(duì)存儲(chǔ)器的？匯編指令可尋址的數(shù)據(jù)存放點(diǎn)有4個(gè)：（1）包含于指令中（立即數(shù)），（2）包含于處理器內(nèi)部的寄存器中（寄存器數(shù)據(jù)），（3）包含于處理器外部的存儲(chǔ)器

14、中（存儲(chǔ)器數(shù)據(jù)），（4）包含于外設(shè)端口中（外設(shè)地址空間或I/O空間）；故尋址方式有：（1）立即尋址，（2）寄存器尋址，（3）單存儲(chǔ)器數(shù)據(jù)尋址（3.1）寄存器間接尋址（3.2）基址變址尋址，（4）多寄存器尋址，（5）堆棧尋址及其若干模式；其中多寄存器尋址的格式為：LDMXX/STMXX Rn!,（寄存器列表）,XX有四個(gè)選項(xiàng)：（1）IA（increment after）先讀寫數(shù)據(jù)后遞增存儲(chǔ)器地址值，（2）IB（increment before）先遞增存儲(chǔ)器地址值后讀寫數(shù)據(jù)，（3）DA（decrement after）先讀寫數(shù)據(jù)后遞減存儲(chǔ)器地址值，（4）DB（decrement before）先遞

15、減存儲(chǔ)器地址值，后讀寫數(shù)據(jù)；針對(duì)存儲(chǔ)器的寄存器有：寄存器間接尋址，基址變址尋址，多寄存器尋址，堆棧尋址；2、ARM處理器是如何進(jìn)行堆棧操作的？什么是滿堆棧、空堆棧、遞增堆棧、遞減堆棧？堆棧是定義于存儲(chǔ)區(qū)內(nèi)的一塊特殊區(qū)域，專用于保存當(dāng)程序發(fā)生轉(zhuǎn)移運(yùn)行時(shí)的場景信息。堆棧操作遵循先進(jìn)后出。堆棧操作有兩種方式：滿堆棧操作和空堆棧操作；滿堆棧操作特點(diǎn)：先移動(dòng)4個(gè)字節(jié)的偏移地址（減4或加4），再寫入4字節(jié)的字?jǐn)?shù)據(jù)；由于堆棧操作結(jié)束后的當(dāng)前堆棧指針?biāo)赶虻拇鎯?chǔ)單元存有最后一個(gè)壓入堆棧的數(shù)據(jù)，故稱為滿堆棧；空堆棧的操作特點(diǎn)：先寫入字?jǐn)?shù)據(jù)，然后移動(dòng)4字節(jié)的偏移地址；由于堆棧操作結(jié)束后的當(dāng)前堆棧指針指向的存儲(chǔ)單元

16、沒有本次存入的數(shù)據(jù)，故稱為空堆棧；滿遞增堆棧：堆棧指針指向最后壓入的數(shù)據(jù)，堆棧由低地址向高地址增長；滿遞減堆棧：堆棧指針指向最后壓入的數(shù)據(jù)，堆棧由高地址向低地址增長；空遞增堆棧：堆棧指針指向?qū)懸粋€(gè)將要放入數(shù)據(jù)的空位置，且由低地址向高地址增長；空遞減堆棧：堆棧指針指向?qū)懸粋€(gè)將要放入數(shù)據(jù)的空位置，且由高地址向低地址增長；3、在ARM的數(shù)據(jù)傳輸類指令中，是什么原因限制了指令中立即數(shù)的格式？以下哪些立即數(shù)是合法的？（1）0X61000001 （2）0X60000008 （3）0X0004A100 （4）0X001B7000限制指令中立即數(shù)格式的原因：由于ARM處理器的指令長度限制為32位，而數(shù)據(jù)處理及

17、傳輸類指令的機(jī)器碼只有12位用于存儲(chǔ)第二操作數(shù)（立即數(shù)），所以不可能在這12位的空間內(nèi)容納一個(gè)32位的立即數(shù)，所以要求指令中提供的立即數(shù)必須是能夠經(jīng)過一定循環(huán)右移后成為8位的有效數(shù)據(jù)和4位的循環(huán)移位次數(shù)值，以存入指令的立即數(shù)空間。在立即數(shù)的12位域中，低8位用于裝載指令中提供的8位立即數(shù)，高4位為移位基值，內(nèi)含的015乘以2。移位次數(shù)必須是030的共16個(gè)偶數(shù)中的一個(gè)。將以上4個(gè)立即數(shù)循環(huán)右移偶數(shù)次，看是否可以得到高24位全為零。顯然（1），（2）（3）合法，（4）不合法；4、ARM中采用什么指令對(duì)程序狀態(tài)寄存器（CPSR or SPSR）進(jìn)行操作？使用指令時(shí)有什么需要注意的事項(xiàng)？（1）MRS

18、指令（Move CPSR or SPSR to Register）把程序狀態(tài)寄存器的內(nèi)容傳送到通用寄存器,（2）MSR指令（Move register to CPSR or SPSR）把通用寄存器數(shù)據(jù)傳送到程序狀態(tài)寄存器；需要注意的是：對(duì)于MRS指令，通用寄存器不能采用R15（PC），另外在用戶和系統(tǒng)模式下不能訪問SPSR，因?yàn)檫@兩種模式下沒有對(duì)應(yīng)的SPSR；對(duì)于MSR指令，（1）MSR不采用立即數(shù)對(duì)CPSR或SPSR賦值，而是先將選擇的值設(shè)置到某個(gè)寄存器內(nèi)，然后用MSR進(jìn)行傳輸，（2）為了不破壞未更改的內(nèi)容，通常在MSR指令中標(biāo)出需要修改的位域，（3）該指令用于更新條件標(biāo)志、中斷允許位或者處

19、理器模式。程序狀態(tài)寄存器的值通常通過如下過程更新：把程序狀態(tài)寄存器的值通過MRS指令先傳送到通用寄存器，修改通用寄存器的相關(guān)位，然后將更新后的通用寄存器的值恢復(fù)到程序狀態(tài)寄存器，（4）若源數(shù)據(jù)采用立即數(shù)格式來修改已分配的位域，需要特別注意不可包含未分配的位域。（但利用立即數(shù)格式修改標(biāo)志位域是合法的）5、指出下列指令中的各個(gè)源、目的操作數(shù)分別采用的是何種尋址方式。1）MOV R0，R1，ROR #8：源-寄存器尋址，目-寄存器尋址；2) LDMIA R0，R2-R6：源-寄存器尋址，目-寄存器尋址3) MOV R0，#0xFC0：源-立即數(shù)尋址，目-寄存器尋址；4） LDR R0,R1,#2：源

20、-基址變址尋址，目-寄存器尋址；6、指出以下各個(gè)指令的語法錯(cuò)誤。（1）ADD R3，R7，0x102A （2）STMIA R5!,R4,R5,R6,R9： （3）STRD R14,R9,#36（4）CMP R2,R15,ASR R0 7、給以下指令加上注解（1）BLLT ABC ：（2）CMN R0，#6400 ：（3）MOVS R0，R0，ASR R3 ：（4）EORS R0，R0，R3，ROR R6 ：（5）BICHES R8，R10，R0，RRX ：（6）SUBS R8，R6，#240 ：（7）ADCHI R11，R0，R3 ：（8）STMDB R!,R3-R6，R11，R12 ：（9）

21、STRD R0，R9，-R2! ：（10）SUB R11，R12，R3，ASR #5 ：第4章4.5.1 排序（降序冒泡排序 source code）AREA Program, CODE, READONLYENTRYMain LDR R6,ListMOV R0,#0LDRB R0,R6MOV R8,R6SORT ADD R7,R6,R0MOV R1,#0ADD R8,R8,#1NEXT LDRB R2,R7,#-1LDRB R3,R7CMP R2,R3BCC NoSwitchSTRB R2,R7,#1STRB R3,R7ADD R1,R1,#1SUB R7,R7,#1NoSwitchCMP R

22、7,R8BHI NextCMP R1,#0BNE SoetDone SWI &11Start DCB 6 DCB &2A,&5B,&60,&3F,&D1,&19List DCD StartEND1、 分別采用常規(guī)的轉(zhuǎn)移指令和包含條件判斷的指令編程實(shí)現(xiàn)圖示流程圖的功能。STARTCMP R0,R1BE STOPBHI NEXT1SUB R1,R1,R0NEXT1SUB RO,R0,R1BL START第5章1、請(qǐng)說明：（1）SRAM與SDRAM的相同點(diǎn)及其主要區(qū)別；（2）RAM與ROM的主要區(qū)別（1）RAM分為靜態(tài)RAM和動(dòng)態(tài)RAM，即SR

23、AM和DRAM。而SDRAM是同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。SDRAM的特點(diǎn)是可以實(shí)現(xiàn)與系統(tǒng)時(shí)鐘同步的讀寫操作，并發(fā)展了一種新的讀寫方式突發(fā)式讀寫。與其他動(dòng)態(tài)存儲(chǔ)器和靜態(tài)存儲(chǔ)器最大的不同點(diǎn)是：對(duì)SDRAM的讀寫操作不僅僅靠相關(guān)的引腳信號(hào)就可以實(shí)現(xiàn)，而是在其內(nèi)部的可編程邏輯電路控制下，嚴(yán)格地按照命令來進(jìn)行。動(dòng)態(tài)RAM（SRAM）的結(jié)構(gòu)特征：（1）存儲(chǔ)器需要不斷進(jìn)行刷新；（2）存儲(chǔ)器內(nèi)部尋址的行/列信號(hào)共用一組外部地址線；（3）整個(gè)存儲(chǔ)器由多個(gè)存儲(chǔ)體（BANK）組成，且最多為4個(gè)BANK的結(jié)構(gòu)。DRAM與SRAM在結(jié)構(gòu)上的區(qū)別：SRAM是直接將線性地址信號(hào)用外部引腳分成了行地址和列地址兩部分，而DRAM

24、則是行地址和列地址共用一組外部引腳線，并通過行/列地址選擇信號(hào)確定這組線提供的是行地址還是列地址。（2）RAM與ROM的主要區(qū)別：ROM（Read Only Memory）的主要特點(diǎn):在沒有電源的情況下，其內(nèi)部寫入的內(nèi)容不會(huì)消失；另外處于電路中的ROM通常只能讀出，不能寫入；RAM（Read Access Memory）分為靜態(tài)RAM和動(dòng)態(tài)RAM。靜態(tài)RAM的特點(diǎn)：優(yōu)點(diǎn)：讀寫速度快，不需要進(jìn)行刷新，簡化了外部電路；缺點(diǎn)：（1）靜態(tài)RAM基本存儲(chǔ)電路中包含的晶體管數(shù)目比較多，導(dǎo)致一個(gè)器件的位容量比采用類似設(shè)計(jì)方法的非靜態(tài)RAM要少，即集成度低；（2）靜態(tài)RAM基本存儲(chǔ)電路中2個(gè)交叉耦合的管子總有

25、一個(gè)處于導(dǎo)通狀態(tài)，所以會(huì)持續(xù)地消耗功率，導(dǎo)致靜態(tài)RAM的功耗比較大。動(dòng)態(tài)RAM是在工作中每隔一定時(shí)間就要進(jìn)行全面刷新的可讀寫存儲(chǔ)器。特點(diǎn)：（1）與靜態(tài)RAM相比，動(dòng)態(tài)RAM具有集成度高，功耗低，價(jià)格低等優(yōu)點(diǎn)；（2）缺點(diǎn)是需要不斷刷新，而在刷新周期內(nèi)因不能實(shí)施對(duì)內(nèi)存的讀寫操作，而導(dǎo)致其讀寫速度比靜態(tài)RAM低很多。總結(jié)：靜態(tài)RAM體積大，價(jià)格高，通常用于對(duì)存儲(chǔ)讀寫速度要求高且容量要求不高的應(yīng)用場合，如高速緩存；動(dòng)態(tài)RAM用于需求量大的應(yīng)用場合，如內(nèi)存條。3、若將圖5-4電路中的存儲(chǔ)器芯片換成圖5-1中的6264，且要求構(gòu)造的存儲(chǔ)區(qū)僅包含1MB地址空間中從16KB48KB共32KB空間，請(qǐng)改造圖5-

26、4所示的電路并實(shí)現(xiàn)之。4、請(qǐng)說明SDRAM工作前有哪些參數(shù)需要設(shè)置？它們各自的作用是什么？SDRAM的主要工作思路是：在一個(gè)存儲(chǔ)體進(jìn)入預(yù)充電期的同時(shí)可以對(duì)相鄰的另一個(gè)存儲(chǔ)體BANK進(jìn)行讀取操作，以實(shí)現(xiàn)不同BANK的并行工作。SDRAM在上電之后，必須首先按照預(yù)定的方式進(jìn)行初始化才能正常運(yùn)行。所謂的初始化就是設(shè)置SDRAM的工作模式，即對(duì)其內(nèi)部的模式寄存器（Mode Register，MR）進(jìn)行設(shè)置，已選擇需用的工作模式。SDRAM模式寄存器的位結(jié)構(gòu)如下表：MR參數(shù)作用突發(fā)長度（burst length）突發(fā)長度決定了一次READ或WRITE命令能夠連續(xù)操作的數(shù)據(jù)字節(jié)數(shù)目。突發(fā)類型（burst

27、type）突發(fā)類型（一次突發(fā)方式數(shù)據(jù)訪問順序）分為：順序型（D3=0）和交錯(cuò)型（D3=1）。CAS延遲（CAS latency）從讀命令發(fā)出，到存儲(chǔ)單元送出數(shù)據(jù)所需要預(yù)留的時(shí)間，用時(shí)鐘周期數(shù)計(jì)量。運(yùn)行方式（operating mode）用于指定模式寄存器MR的適用格式。寫入突發(fā)模式（write burst mode）用于指定在寫操作時(shí)是否采用可設(shè)置突發(fā)長度。D9=0時(shí)為可編程的突發(fā)長度；D9=1時(shí)為單一方式地址訪問。5、請(qǐng)說明NOR Flash和NAND Flash存儲(chǔ)器的相同點(diǎn)和不同點(diǎn)。嵌入式操作系統(tǒng)都采用半導(dǎo)體存儲(chǔ)器，以Flash ROM為主。按照寫入ROM的程序是否可直接在ROM中運(yùn)行，

28、分為NOR Flash、NAND Flash和NOR/NAND 混合三種類型。NOR Flash ROM是只讀存儲(chǔ)器技術(shù)，必須先擦除后才能寫入，可以直接運(yùn)行寫入的程序，它是按字，扇區(qū)，塊，以及正片進(jìn)行擦除。NOR Flash允許對(duì)任意地址的字節(jié)，字單元進(jìn)行讀操作，故可用其裝載可執(zhí)行程序，通常用于固化系統(tǒng)的啟動(dòng)引導(dǎo)程序Boot Loader。NAND技術(shù)Flash Memory具有以下特點(diǎn)：（1）NAND Flash具有塊編程和塊擦除的功能，其塊擦除時(shí)間是2ms，而NOR技術(shù)的塊擦除時(shí)間達(dá)到幾百ms；（2）數(shù)據(jù)、地址、命令采用同一總線，按不同的操作順序共用一組外部引腳。隨機(jī)讀取速度慢且不能按字節(jié)

29、隨機(jī)編程。NAND Flash中的程序是不能直接被處理器執(zhí)行的，而NOR Flash中的程序可以直接執(zhí)行；（3）NAND Flash的芯片尺寸小，引腳少，其單元尺寸幾乎是NOR Flash 器件的一半；（4）NAND Flash每個(gè)塊的最大擦鞋次數(shù)是一百萬次，而NOR的擦鞋次數(shù)是10萬次；NAND Flash和NOR Flash 的最大不同點(diǎn)是：對(duì)NAND Flash的讀寫是以頁為單位，一頁多數(shù)為512B或256字。NOR Flash主要用于存儲(chǔ)必須可直接運(yùn)行程序的場合，而NAND Flash適合于存儲(chǔ)大數(shù)據(jù)量低成本要求的場合。13、OneNANDFlash存儲(chǔ)器相比NOR和NAND Flas

30、h，存儲(chǔ)器有哪些優(yōu)點(diǎn)？OneNAND的技術(shù)核心是將NOR和NAND融合在一起，其存儲(chǔ)器主體是NAND存儲(chǔ)器，而對(duì)外的接口采用NOR存儲(chǔ)器模式，而且內(nèi)部配置了幾KB容量的數(shù)據(jù)RAM存儲(chǔ)器作為緩存器。OneNAND數(shù)據(jù)讀取速度高于NAND和NOR，代碼讀取速度已接近NOR。而擦除和寫入的速度不僅遠(yuǎn)遠(yuǎn)高于NOR，而且已等于甚至高于NAND。第6章1、S3C44B0內(nèi)部都集成了那些外設(shè)及外設(shè)控制器？外設(shè)有：8KB的Cache/SRAM、2個(gè)UART（通用異步收發(fā)傳輸器，Universal Asynchronous Receiver/Transmitter)、4個(gè)DMA（直接內(nèi)存存取）、6個(gè)可編程16位

31、定時(shí)/計(jì)數(shù)器、71個(gè)通用的可編程I/O口、看門狗定時(shí)器、8路10位ADC（Analog-to-Digital Converter，數(shù)模轉(zhuǎn)換器）、RTC（Real-Time Clock，實(shí)時(shí)時(shí)鐘）、具有擴(kuò)展外部總線、JTAG（Joint Test Action Group；聯(lián)合測試工作組）邏輯測試部件、電源管理?？刂破饔校簲U(kuò)展內(nèi)存控制器、LCD控制器（LCD , Liquid Crystal Display液晶顯示器）、中斷控制器（30個(gè)中斷源，看門狗，6個(gè)Timer，6個(gè)UART，8個(gè)External interrupts，4個(gè)DAM，2個(gè)RTC，1個(gè)ADC，1個(gè)IIC，1個(gè)SIO）、一路II

32、C（Inter-Integrated Circuit，集成電路總線）總線控制器、一路IIS（InterIC Sound，集成電路內(nèi)置音頻總線）總線控制器、1路SIO（sonic input/output，音頻輸入輸出）控制器、5個(gè)PWM（Pulse Width Modulation，脈沖寬度調(diào)制）總線控制器。以上部件大致可分為：核心電路和集成外設(shè)電路；核心電路包括CPU、Cache及寫緩存電路以及存儲(chǔ)器的訪問控制電路，其他的電路歸類于外設(shè)電路。2、S3C44B0都可以支持那些類型的存儲(chǔ)器？可以支持：FPM DRAM（FPM,fast page mode 快頁模式）、EDOM DRAM、SDRA

33、M等類型的動(dòng)態(tài)存儲(chǔ)器，以及Flash類型的EEPROM。3、S3C44B0的引腳中哪些是和外部存儲(chǔ)器控制有關(guān)的？引腳名稱功能總線控制類OM1:0用于設(shè)置BANK0上連接的存儲(chǔ)器數(shù)據(jù)總線寬度ADDR24:0地址總線，向被nGCS選中的存儲(chǔ)器BANK輸出地址信號(hào)DATA31:0數(shù)據(jù)總線，總線寬度可編程為8/16/32位nGCS7:0通用存儲(chǔ)器片選信號(hào)，對(duì)應(yīng)8個(gè)BANK每個(gè)BANK一個(gè)。nWE存儲(chǔ)器寫操作信號(hào)，指示當(dāng)前的總線周期為寫周期nWBE3:0存儲(chǔ)器字節(jié)寫操作信號(hào)nBE 3:0字節(jié)選擇信號(hào)（用于對(duì)SRAM的讀寫操作）nOE讀操作信號(hào)，指示當(dāng)前的總線周期為讀周期nXBREQ總線掌控請(qǐng)求信號(hào)。當(dāng)另

34、一個(gè)主控部件希望控制局部總線時(shí)向CPU發(fā)出該信號(hào)nXBACK對(duì)nXBREQ的總線應(yīng)答信號(hào)。CPU放棄總線控制權(quán)后發(fā)出nWAITnWAIT請(qǐng)求延長當(dāng)前的總線周期，只要nWAIT為低，當(dāng)前總線周期將處于未完成態(tài)ENDIAN設(shè)置數(shù)據(jù)類型是小端模式還是大端模式，0=小端模式；1=大端模式DRAM/SDRAM/SRAM 讀寫控制控制類nRAS1:0行地址選通信號(hào)nCAS3:0列地址選通信號(hào)nSRASSDRAM行地址選通信號(hào)nSCASSDRAM列地址選通信號(hào)nSCS1:0SDRAM芯片選通信號(hào)DQM3:0SDRAM數(shù)據(jù)字節(jié)選通信號(hào)SCLKSDRAM時(shí)鐘信號(hào)SCKESDRAM時(shí)鐘允許信號(hào)液晶控制類VD7:0

35、LCD數(shù)據(jù)信號(hào)線，在驅(qū)動(dòng)4位雙掃描的LCD時(shí)，VD3:0為上部顯示區(qū)數(shù)據(jù)，VD7:4為下部顯示區(qū)數(shù)據(jù)VFRAMELCD幀信號(hào)，指示一幀的開始，在開始的第一行有效VMVM極性變換信號(hào)，用于交替變換LCD行、場掃描電壓的極性VLINELCD行信號(hào)，在一行數(shù)據(jù)左移進(jìn)LCD驅(qū)動(dòng)器后有效VCLKLCD點(diǎn)時(shí)鐘信號(hào)，數(shù)據(jù)在VCLK的上升沿發(fā)送，在下降沿被LCD驅(qū)動(dòng)器采樣4、S3C44B0的最大存儲(chǔ)器空間是多少字節(jié)、多少字（32位）？共分為多少個(gè)BANK？每個(gè)BANK的最大空間是多少字節(jié)，多少字？它們各自分別對(duì)應(yīng)了哪些類型的存儲(chǔ)空間？不同的BANK對(duì)使用的存儲(chǔ)器類型有什么限制？為什么？引腳信號(hào)nGCS0nGC

36、S7與各BANK的關(guān)系是什么？nSCS0、nSCS1引腳的作用是什么？RAM處理器的理論地址空間為232 = 4GB， 但S3C44B0僅用了A24A0共25根地址信號(hào)線，故直接尋址空間為225 =32MB；S3C44B0另外提供了8個(gè)按固定地址范圍自動(dòng)生效的片選信號(hào)，這樣尋址空間最多擴(kuò)大到8*32 = 256MB。1字 = 4 B，所以共64M字；這些不同的片選信號(hào)對(duì)應(yīng)的存儲(chǔ)空間稱為BANK（區(qū)），并將它們按地址順序編號(hào)為BANK0BANK7，所產(chǎn)生的外部片選信號(hào)用nGCS0nGCS7表示；顯然有8個(gè)BANK，所以每個(gè)BANK的最大空間是32MB = 8M字；BANK0BANK5用于那些不需

37、要復(fù)雜的動(dòng)態(tài)存儲(chǔ)器控制信號(hào)的存儲(chǔ)器，BANK6和BANK7主要用于動(dòng)態(tài)存儲(chǔ)器；引腳信號(hào)nGCSi選中BANKi；nSCS0和nSCS1是SDRAM芯片選擇信號(hào)；5、當(dāng)采用不同寬度的外部存儲(chǔ)器時(shí)，需要進(jìn)行何種軟件設(shè)置？BANK0的數(shù)據(jù)寬度是如何設(shè)置的？為什么不采用軟件設(shè)置的方法？所謂數(shù)據(jù)寬度，即處理器與外部連接的存儲(chǔ)器所使用的數(shù)據(jù)線位數(shù)。BANK1BANK7的處理器訪問數(shù)據(jù)寬度是采用程序?qū)μ囟ǖ募拇嫫鬟M(jìn)行設(shè)置實(shí)現(xiàn)的，而BANK0由于需要作為啟動(dòng)存儲(chǔ)器，只能通過外部引腳加以設(shè)置。如何設(shè)置BANK1BANk7的數(shù)據(jù)寬度？對(duì)BANK1BANK7的存儲(chǔ)器數(shù)據(jù)讀寫寬度都需要通過對(duì)一個(gè)稱為總線寬度及等待控制

38、寄存器進(jìn)行設(shè)置來加以確定，該寄存器的功能不僅用于設(shè)置數(shù)據(jù)總線的位寬度外，還用于設(shè)置處理器在訪問存儲(chǔ)器時(shí)是否需要插入等待周期。（以BANK7設(shè)置為例）位名稱位位功能ST731設(shè)置BANK7上的SRAM是否使用UB/LB（高字節(jié)/低字節(jié)選擇）0=不使用，1=使用；WS730該位確定BANK7上的SRAM存儲(chǔ)器的等待狀態(tài)。0=WAIT禁止，1=WAIT允許；DW729:28該兩位確定BANK7的數(shù)據(jù)總線寬度；00=8 bits；01=16 bits；10=32 bits；11=無用；BANK0的數(shù)據(jù)寬度是如何設(shè)置的？所以BANK0的數(shù)據(jù)寬度必須在查詢運(yùn)行前就通過外部引腳信號(hào)來加以設(shè)置，所使用的引腳是

39、操作模式設(shè)置引腳OM1:0,具體設(shè)置如下表：OM1OM0數(shù)據(jù)寬度008 bits0116 bits1032 bits11測試模式為什么不能用軟件對(duì)BANK0的數(shù)據(jù)寬度進(jìn)行設(shè)置？ BANK 0 區(qū)域由于含有0x00000000地址，通常用于存放冷啟動(dòng)（上電或復(fù)位）執(zhí)行程序。處理器在上電或復(fù)位后就需要按特定的數(shù)據(jù)寬度對(duì)BANK0內(nèi)的存儲(chǔ)器進(jìn)行訪問，此時(shí)無法通過設(shè)置寄存器來選擇存儲(chǔ)器的數(shù)據(jù)寬度。6、當(dāng)采用相同容量不同寬度的NOR Flash存儲(chǔ)器時(shí)，外部地址線在連接上有什么不同？(ignored)8、請(qǐng)說明圖6-4 SDRAM存儲(chǔ)器芯片中的引腳信號(hào)BA0，BA1，LDQM，UDQM的作用是什么？它們

40、分別應(yīng)該和處理器的哪些引腳相連？(ignored)9、S3C44B0中有哪些與存儲(chǔ)器管理有關(guān)的寄存器，其中如果要對(duì)SDRAM芯片進(jìn)行設(shè)置，需要用到哪些寄存器？編號(hào)寄存器名稱功能1總線寬度與等待狀態(tài)控制寄存器BWSCON該寄存器用于設(shè)置數(shù)據(jù)總線的位為寬度以及訪問等待。2BANK0BANK5存儲(chǔ)器控制寄存器BANKCON0BANKCON5這6個(gè)寄存器用于對(duì)BANK0BANK5共6個(gè)存儲(chǔ)片區(qū)各自所提供的存儲(chǔ)器控制信號(hào)進(jìn)行作用時(shí)間的設(shè)置。3BANK6和BANK7控制寄存器BANKCON6和BANKCON7這2個(gè)寄存器可以連接動(dòng)態(tài)存儲(chǔ)器，即這兩個(gè)存儲(chǔ)器區(qū)可以輸出動(dòng)態(tài)存儲(chǔ)器需要的行列地址分離的地址信號(hào)以及

41、刷新等控制信號(hào)。這2個(gè)寄存器的有效數(shù)據(jù)位為17位，主要用于選擇所使用的存儲(chǔ)器類型。4DRAM/SDRAM刷新控制寄存器REFERSH該寄存器用于設(shè)置動(dòng)態(tài)存儲(chǔ)器特有的控制信號(hào)的參數(shù)。5BANK6/7 容量設(shè)置寄存器BANKSIZE該寄存器主要用于設(shè)置BANK6和BANK7的實(shí)際存儲(chǔ)器空間大小，還可以設(shè)置當(dāng)系統(tǒng)沒有配置SDRAM時(shí)不產(chǎn)生SCLK，以減少功耗。6SDRAM模式設(shè)置寄存器MRSRB6和MRSRB7這兩個(gè)寄存器分別用于設(shè)置BANK6和BANK7連接 的SDRAM的工作模式。10、若系統(tǒng)主時(shí)鐘MCLK=40MHz， 而SDRAM芯片的刷新周期要求為1.5s， 則刷新控制寄存器REFRESH

42、中的刷新計(jì)數(shù)值應(yīng)該是多少？11、S3C44B0中的特殊功能寄存器的作用是什么，它們位于整個(gè)存儲(chǔ)空間的什么位置？另外請(qǐng)指出以下功能部件的口地址：系統(tǒng)配置寄存器SYSCFG、異步串口UART0控制寄存器UCON0、GPIO口A的數(shù)據(jù)寄存器PDATA、定時(shí)器控制寄存器TCON、時(shí)鐘控制寄存器CLKCON、IRQ中斷服務(wù)懸掛寄存器I_ISPR。BANK0的32MB空間分成了兩部分， 外部存儲(chǔ)器可以使用的只有最低地址的28MB，而高地址（從0x01C00000）的后續(xù)4MB空間分配給了芯片內(nèi)部的特殊功能寄存器。所謂的特殊功能寄存器區(qū)是指在這一區(qū)域中集中了許多具有特定功能的寄存器，通過對(duì)這些寄存器的設(shè)置可

43、以決定整個(gè)處理器芯片的工作特性和功能，例如用于決定外部存儲(chǔ)器的數(shù)據(jù)寬度，選擇存儲(chǔ)器的類型及工作模式，選擇不同外設(shè)的工作方式等。S3C44B0的特殊功能寄存器屬性表寄存器端口地址描述SYSCFG0x10C00000系統(tǒng)配置寄存器UCON00x01D00004UART0控制寄存器PDATA0x01D20004GPIO口A的數(shù)據(jù)寄存器TCON0x01D50008定時(shí)器控制寄存器CLKCON0x01D80004時(shí)鐘控制寄存器I_ISPR0x01E00020IRQ中斷服務(wù)懸掛寄存器12、請(qǐng)說明什么是Cache？什么是Cache一致性？什么是Cache的通寫（write-through）模式和回寫（wri

44、te-back）模式？S3C44B0采用的是什么模式？所謂Cache實(shí)際上是一種具有特殊構(gòu)造的靜態(tài)存儲(chǔ)器，這是一塊容積較小的位于處理器與主存儲(chǔ)器之間的不被程序過程覺察的高速存儲(chǔ)器，目的是解決高速處理器與低速主存儲(chǔ)器進(jìn)行訪問所產(chǎn)生的速度瓶頸。所謂Cache數(shù)據(jù)與內(nèi)存數(shù)據(jù)的不一致性是指在采用Cache的系統(tǒng)中，同樣一個(gè)數(shù)據(jù)可能既存在于Cache中，也存在于主存中，數(shù)據(jù)一樣則具有一致性，不一樣則具有不一致性。具體表現(xiàn)在兩個(gè)方面：（1）更新時(shí)可能Cache中的數(shù)據(jù)被更新，而主存未被更新，則造成數(shù)據(jù)丟失；（2）在有DAM控制器的系統(tǒng)和多處理器系統(tǒng)中，有多個(gè)主控部件可以訪問主存，這時(shí)就有可能其中有些部件是

45、直接訪問主存，而另外一些DMA部件和處理器則通過Cache訪問主存，主存的一個(gè)區(qū)塊將會(huì)對(duì)應(yīng)多個(gè)Cache區(qū)塊，于是會(huì)產(chǎn)生主存中的數(shù)據(jù)被某個(gè)主控部件更新過 而某個(gè)Cache中的內(nèi)容未更新，造成數(shù)據(jù)過時(shí)。通寫模式: 當(dāng)CPU要將數(shù)據(jù)寫入內(nèi)存時(shí),除了更新cache緩存上的數(shù)據(jù)外,也將數(shù)據(jù)寫在SDRAM中以維持主存與cache緩存的一致性,當(dāng)要寫入內(nèi)存的數(shù)據(jù)多起來的話,速度自然就慢了下來。回寫模式: 當(dāng)CPU要將數(shù)據(jù)寫入內(nèi)存時(shí),只會(huì)先更新cache緩存上的數(shù)據(jù),隨后再讓cache緩存在總線不塞車的時(shí)候才把數(shù)據(jù)寫回SDRAM,所以速度自然快得多。S3C44B0采用的是通寫式（write-through）

46、的方法來保持Cache和外部存儲(chǔ)器之間數(shù)據(jù)的一致性。13、S3C44B0 中的寫緩存寄存器作用是什么？在寫緩沖寄存器模式允許后，CPU不再將數(shù)據(jù)直接寫入外部存儲(chǔ)器而是將數(shù)據(jù)寫入寫緩存器，然后在系統(tǒng)總線沒有被別的更高優(yōu)先級(jí)的主控部件占用時(shí)，將數(shù)據(jù)寫入外部存儲(chǔ)器，這樣CPU的性能就會(huì)得到提高，因?yàn)镃PU不需要一直等到寫操作結(jié)束。14、什么是總線共享？什么是總線仲裁？什么是總線優(yōu)先級(jí)？各種數(shù)據(jù)處理設(shè)備通過公關(guān)數(shù)據(jù)通道（總線）連接起來，構(gòu)成共享總線系統(tǒng)結(jié)構(gòu)?？偩€仲裁：系統(tǒng)中多個(gè)設(shè)備或模塊可能同時(shí)申請(qǐng)對(duì)總線的使用權(quán)，為避免產(chǎn)生總線沖突，需由總線仲裁機(jī)構(gòu)合理地控制和管理系統(tǒng)中需要占用總線的申請(qǐng)者，在多個(gè)申

47、請(qǐng)者同時(shí)提出總線請(qǐng)求時(shí)，以一定的優(yōu)先算法仲裁哪個(gè)應(yīng)獲得對(duì)總線的使用權(quán)?？偩€優(yōu)先級(jí)：S3C44B0內(nèi)部支持多主控部件總線結(jié)構(gòu)，共有7種總線主控部件：LCD_DMA、BSAMA，等等，但任意時(shí)刻只允許一個(gè)主控部件掌控總線，當(dāng)前優(yōu)先級(jí)最高的主控部件將行使總線控制權(quán)。15、S3C44B0 中有哪些與Cache有關(guān)的設(shè)置寄存器？它們各自的作用是什么？SYSCFG位位功能及設(shè)置值RSE保留4延緩讀允許。0=禁止；1=允許，推薦值為0。（在為cache或CPU讀數(shù)據(jù)時(shí)插入一個(gè)等待周期）WE3寫緩沖操作允許。0=允許；1=禁止。寫緩沖操作對(duì)于那些需要最小寫操作周期的外設(shè)通常不適合，因?yàn)檫B續(xù)的兩次寫間隔短于寫緩

48、沖周期CM2:1緩存模式選擇：00=無cache（8KB的SRAM）01=一半Cache（4KB的cache，4KB內(nèi)部SRAM）10=保留；11=全cache（8KB的cache）SE0延遲允許。0=禁止；1=允許。推薦設(shè)為禁止（該操作將在非順序地址的cache訪問時(shí)插入一個(gè)等待周期）第7章1、S3C44B0中有幾種時(shí)鐘源選擇方式？他們是如何進(jìn)行選擇的？S3C44B0的時(shí)鐘信號(hào)有兩個(gè)來源可供選擇：（1）通過外部的時(shí)鐘產(chǎn)生電路直接提供的時(shí)鐘信號(hào)，（2）由外部提供的無源晶振及內(nèi)部的振蕩電路共同產(chǎn)生的時(shí)鐘信號(hào)；如何進(jìn)行選擇？這兩種時(shí)鐘源的選擇通過兩根引腳信號(hào)OM3:2進(jìn)行選擇。OM3:2時(shí)鐘源內(nèi)部

49、振蕩電路PLL初始狀態(tài)00內(nèi)部時(shí)鐘產(chǎn)生正常工作允許工作01外部時(shí)鐘提供不工作允許工作2、S3C44B0 中有哪些功耗管理模式？它們是如何進(jìn)行設(shè)置選擇的？S3C44B0X基于時(shí)鐘控制的功耗管理模式正常模式可以通過軟件指令有選擇地停止除主時(shí)鐘外其他外設(shè)的時(shí)鐘供應(yīng)空閑模式僅停止對(duì)CPU的時(shí)鐘供應(yīng)低速模式CPU使用外部時(shí)鐘源作為主時(shí)鐘，其內(nèi)部用于倍頻的鎖相環(huán)電路PLL不工作停止模式該模式將凍結(jié)所有的時(shí)鐘供應(yīng)，PLL也停止SL空閑模式該模式將凍結(jié)除了LCD控制器外的所有時(shí)鐘3、PLL控制寄存器PLLCON的作用是什么？若已知輸入時(shí)鐘Fin=10MHz， 輸入時(shí)鐘為Fpllo=50MHz， 后分頻值SDI

50、V=1，前分頻值PDIV=5，請(qǐng)問主分頻值應(yīng)該為多少？PLLCON用于設(shè)置內(nèi)部時(shí)鐘PLL的分頻值。MDIV倍頻系數(shù)；PDIV前分頻值；SDIV后分頻值，P、M、S與PDIV、MDIV、SDIV的值對(duì)應(yīng)關(guān)系是：M=（MDIV+8）；P=（PDIV+2）；S=SDIV；P、M、S和PLL輸出時(shí)鐘頻率Fpllo和輸入時(shí)鐘頻率Fin的計(jì)算公式Fpllo=(M*Fin)/(P*2S)；則 50=(M *10)/(7*2) => M=70 => MDIV=62，主分頻值=62。4、S3C44B0共有多少個(gè)引腳？它們分成了多少個(gè)不同的組？每個(gè)GPIO引腳的功能是如何設(shè)置的？在這些GPIO引腳中功

51、能最多的是哪幾個(gè)？可以按位輸入/輸出“0”、“1”電平的外部引腳統(tǒng)稱為通用I/O口（general purpose input/output,GPIO）。S3C44B0 有71個(gè)復(fù)合功能的引腳，按照編程單位分為A、B、C、D、E、F、G等7組。這7組引腳都通過各自的一組寄存器進(jìn)行管理控制，每組寄存器都包括一個(gè)控制寄存器和一個(gè)數(shù)據(jù)寄存器，有些還有上拉電阻設(shè)置寄存器?？刂萍拇嫫饔糜谠O(shè)置個(gè)I/O引腳的功能數(shù)據(jù)寄存器用于當(dāng)它們作為通用IO口時(shí)寫入將要輸出到對(duì)應(yīng)引腳的0、1值或存放由輸入引腳獲得的0、1值；即其主要作用是當(dāng)端口被設(shè)置為GPIO口時(shí)緩存?zhèn)€IO引腳的狀態(tài)上拉電阻設(shè)置寄存器用于確定各個(gè)引腳是否

52、連接內(nèi)部的上拉電阻5、如果需要將PG3作為中斷請(qǐng)求輸入腳且為高電平有效，而G組的其他引腳全都作為GPIO輸入腳，需要對(duì)哪個(gè)寄存器進(jìn)行設(shè)置？具體的設(shè)置為何？需要對(duì)G組端口控制寄存器PCONG進(jìn)行設(shè)置，設(shè)置如下：位名稱有效位功能描述PG37:600=GPIO輸入；01=GPIO輸出；10=nRTS；11=EINT36、S3C44B0共有多少個(gè)中斷源？可管理控制的是多少個(gè)？中斷所指的是由處理器中斷請(qǐng)求輸入引腳上的電平信號(hào)變化而觸發(fā)的中斷請(qǐng)求，觸發(fā)信號(hào)由處理器內(nèi)部集成的功能部件或外部連接的外設(shè)提供；而異常所指的是由指令執(zhí)行時(shí)產(chǎn)生的軟件類中斷請(qǐng)求。S3C44B0中斷邏輯提供的26個(gè)中斷請(qǐng)求輸入實(shí)際上可受

53、理的中斷請(qǐng)求是30個(gè)，可控制管理的是26個(gè)。7、ARM處理器核定義了哪兩種中斷模式？S3C44B0有擴(kuò)展了哪種中斷模式？定義了IRQ普通中斷方式和FIQ快中斷方式；并對(duì)IRQ進(jìn)行了擴(kuò)展，S3C44B0處理器除了具有FIQ和IRQ兩種中斷模式外，其中IRQ模式除保留了常規(guī)中斷響應(yīng)方式外還實(shí)現(xiàn)了一種向量中斷響應(yīng)方式；8、S3C44B0中的中斷優(yōu)先管理硬件邏輯只適用于哪種中斷模式？復(fù)位狀態(tài)下的最低和最高優(yōu)先級(jí)各是哪個(gè)？如果要改變已有的優(yōu)先級(jí)應(yīng)該設(shè)置哪些寄存器？ 針對(duì)幾種不同的中斷模式和響應(yīng)方式，具有以下不同的中斷優(yōu)先級(jí)管理機(jī)制。(1)FIQ模式的中斷源優(yōu)先級(jí)高于IRQ的中斷源；(2)在FIQ模式或I

54、RQ模式下的常規(guī)中斷響應(yīng)方式中有26個(gè)中斷源，采用固定優(yōu)先級(jí)；(3)IRQ模式下的向量中斷響應(yīng)方式將采用硬件邏輯設(shè)置和管理中斷優(yōu)先級(jí)。FIQ最高，IRQ最低；優(yōu)先級(jí)的設(shè)置方法有固定優(yōu)先級(jí)和循環(huán)優(yōu)先級(jí)（輪流坐莊）兩種。9、請(qǐng)說明中斷懸掛寄存器INTPND的作用是什么？當(dāng)有多個(gè)中斷源發(fā)出中斷請(qǐng)求時(shí)，如何確定應(yīng)該響應(yīng)的是哪一個(gè)，為什么在中斷處理程序內(nèi)一定要清除中斷懸掛寄存器INTPND的當(dāng)前響應(yīng)位以及如何清除？當(dāng)中斷源發(fā)出中斷請(qǐng)求時(shí)就會(huì)將中斷懸掛寄存器中的對(duì)應(yīng)位置1，與是否允許IRQ或FIQ中斷響應(yīng)無關(guān)。通過查詢INTPND中具體為1的位來了解當(dāng)前有哪些中斷源發(fā)出了中斷請(qǐng)求并尚未被響應(yīng)，設(shè)置為1的位

55、稱為懸掛位。當(dāng)有多個(gè)中斷請(qǐng)求同時(shí)產(chǎn)生時(shí)，中斷邏輯通常會(huì)從記錄在中斷懸掛寄存器INTPND中為1的中斷源中自動(dòng)選擇其中優(yōu)先級(jí)最高的一個(gè)，且將I_ISPR寄存器內(nèi)對(duì)應(yīng)位置1，I_ISPR=IRQ interrupt Service pending register，IRQ中斷服務(wù)懸掛寄存器。當(dāng)一個(gè)中斷響應(yīng)及服務(wù)過程結(jié)束后，需要將I_ISPR和INTPND內(nèi)對(duì)應(yīng)為1的位及時(shí)清零，否則將無法響應(yīng)后續(xù)新的中斷請(qǐng)求。由于I_ISPR的只讀屬性，無法直接對(duì)其進(jìn)行清零寫操作，而是間接通過將中斷服務(wù)懸掛清除寄存器（IRQ的I_ISPC和FIQ的F_ISPC）的對(duì)應(yīng)位置1（而不是置0）來清零I_ISPR中斷服務(wù)懸

56、掛寄存器和INTPND中斷懸掛寄存器。10、請(qǐng)說明IRQ向量中斷方式的響應(yīng)過程，并指出與常規(guī)中斷響應(yīng)方式有哪些區(qū)別。在向量中斷模式下，當(dāng)有多個(gè)中斷源同時(shí)發(fā)出中斷請(qǐng)求時(shí)，將會(huì)由專門的硬件電路對(duì)它們的優(yōu)先級(jí)進(jìn)行判定，并且選出優(yōu)先級(jí)最高的，而且硬件邏輯會(huì)自動(dòng)將該中斷源的序號(hào)組合到一條跳轉(zhuǎn)指令中并置入向量表地址0x18（或0x1C），并跳轉(zhuǎn)到用于配合向量中斷方式實(shí)現(xiàn)而定制的另外一個(gè)中斷向量表。向量中斷模式的響應(yīng)過程歸納為5個(gè)步驟：(1) 外設(shè)經(jīng)序號(hào)為XXX的中斷源向CPU發(fā)中斷請(qǐng)求并觸發(fā)IRQ類型異常；(2) 處理器響應(yīng)中斷并自動(dòng)設(shè)置PC=0x00000018；(3) 根據(jù)中斷源處理器自動(dòng)生成并執(zhí)行指令“b 0x000000XX”(轉(zhuǎn)移到中斷向量表)(4) 執(zhí)行中斷向量表表項(xiàng)中的跳轉(zhuǎn)指令轉(zhuǎn)移到中斷處理程序