基于軟件無(wú)線電的GMSK調(diào)制解調(diào)器的實(shí)現(xiàn)

1、    基于軟件無(wú)線電的GMSK調(diào)制解調(diào)器的實(shí)現(xiàn)        周賢偉，李紅明，覃伯平 時(shí)間:2009年07月30日     字 體: 大 中 小        關(guān)鍵詞:        ? 摘? 要：關(guān)鍵詞：?1? GMSK調(diào)制的基本原理? MSK是二進(jìn)制連續(xù)相位調(diào)制(CPFSK

2、)的一種改進(jìn)形式。在FSK方式中，每一碼元的頻率不變或者跳變一個(gè)固定值，在2個(gè)相鄰的頻率跳變碼元信號(hào)之間，其相位通常是不連續(xù)的。而MSK就是使FSK信號(hào)的相位始終保持連續(xù)變化的調(diào)制方式，其調(diào)制指數(shù)為0.5。二進(jìn)制MSK信號(hào)的表達(dá)式如下：? ? 式中：c為載波角頻率；Ts為碼元寬度；ak為第k個(gè)碼元中的信息，其取值為±1；k為第k個(gè)碼元的相位常數(shù)，其取值為0或，它在時(shí)間(k-1)TstkTs中保持不變1。MSK是一種正交調(diào)制方式，因此MSK信號(hào)也可看作是由二路彼此正交的載波分別調(diào)制后合成的。故可將（1）式表示為：? 式中：等號(hào)后第一項(xiàng)為同相分量（I分量）；第二項(xiàng)為正交分量（Q分量）；為

3、加權(quán)函數(shù)；cosk為同相分量的等效數(shù)據(jù)，-akcosk為正交分量的等效數(shù)據(jù)，它們都與原始輸入數(shù)據(jù)有確定的關(guān)系。令cosk=Ik，-akcosk=Qk，代入（2）式可得? ? 由（3）式可得出一種MSK的調(diào)制器，其原理圖如圖1所示。? MSK調(diào)制方式的突出優(yōu)點(diǎn)是：信號(hào)具有恒定的振幅且信號(hào)的功率譜在主瓣外衰減較快。但在移動(dòng)通信中，對(duì)信號(hào)帶外輻射功率的限制十分嚴(yán)格，MSK信號(hào)還不能滿足這種要求。于是就在MSK調(diào)制器前加一個(gè)高斯低通濾波器作為前置濾波器，即形成了GMSK調(diào)制方式，如圖2所示。其中對(duì)高斯低通濾波器有如下要求：(1)帶寬窄，且是銳截止的。(2)具有較低的過脈沖響應(yīng)。(3)能保持輸出脈沖的面

4、積不變。2? GMSK解調(diào)基本原理? 對(duì)GMSK信號(hào)的解調(diào)可采用相干解調(diào)，也可采用非相干解調(diào)。這里主要介紹信號(hào)的正交相干解調(diào)方法，原理圖如圖3所示。? 該解調(diào)方法中，輸入的GMSK信號(hào)同時(shí)與2路的相應(yīng)相干載波相乘，并分別進(jìn)行積分判決。積分判決交替工作，每次積分時(shí)間為2Ts，即二者相差Ts時(shí)間1。3? 基于軟件無(wú)線電的GMSK調(diào)制解調(diào)器的實(shí)現(xiàn)? 軟件無(wú)線電的結(jié)構(gòu)主要由天線、射頻前端、模擬中頻、A/D、D/A轉(zhuǎn)換、高速數(shù)字信號(hào)處理部分和各種軟件組成，如圖4所示。天線部分要覆蓋比較寬的頻帶；RF部分在接收和發(fā)射時(shí)要完成濾波和功率放大的功能；變頻器在接收時(shí)完成信號(hào)的下變頻，降低數(shù)據(jù)流速率；A/D、D/

5、A轉(zhuǎn)換部分完成模擬信號(hào)和數(shù)字信號(hào)的相互轉(zhuǎn)換；數(shù)字信號(hào)處理部分主要功能是對(duì)基帶信號(hào)進(jìn)行處理，包括調(diào)制解調(diào)，各種抗干擾、抗衰落的實(shí)現(xiàn)以及糾錯(cuò)加密等2。? 在軟件無(wú)線電系統(tǒng)中，一般采用“微處理器+協(xié)處理器”結(jié)構(gòu)，微處理器一般使用通用DSP，主要完成系統(tǒng)通信和基帶處理等工作；協(xié)處理器使用FPGA實(shí)現(xiàn)，主要完成底層算法的運(yùn)算任務(wù)。在本系統(tǒng)中應(yīng)用軟處理器IP核代替DSP，在1片Spartan-20萬(wàn)門的FPGA（XC2S200）內(nèi)就能實(shí)現(xiàn)整個(gè)GMSK調(diào)制器的設(shè)計(jì)。這樣可以簡(jiǎn)化系統(tǒng)的結(jié)構(gòu)，提高系統(tǒng)的整體性能。? 整個(gè)系統(tǒng)采用模塊化的設(shè)計(jì)方案，包括1個(gè)母板和多個(gè)子板。其中母板上帶有各種數(shù)據(jù)和控制接口(RS23

6、2接口、USB接口和I2C接口)。子板中包括A/D子板、D/A子板和FPGA子板，其中最為重要的是FPGA子板。GMSK調(diào)制信號(hào)就是在FPGA子板上實(shí)現(xiàn)的， FPGA子板的結(jié)構(gòu)框圖如圖5所示。?3.1 GMSK調(diào)制器的實(shí)現(xiàn)? 為了方便GMSK信號(hào)的解調(diào)，需要對(duì)輸入信號(hào)進(jìn)行差分預(yù)編碼。可用FPGA實(shí)現(xiàn)差分編碼器。將差分編碼器輸出信號(hào)di延時(shí)1個(gè)碼元后與輸入信號(hào)di-1進(jìn)行“異或”，得到信號(hào)di+1；再對(duì)di+1進(jìn)行不歸零處理，即可得到差分編碼后的不歸零碼。? GMSK調(diào)制系統(tǒng)中的高斯低通濾波器的主要作用在于對(duì)基帶信號(hào)進(jìn)行頻譜整形，以降低信號(hào)頻帶寬度，提高頻譜利用率，同時(shí)降低對(duì)相鄰信道的干擾。這里

7、選用的高斯低通濾波器，其傳輸函數(shù)可表示為：? ? 其中a是可選擇的參量，選擇不同的a，濾波器的特性隨之改變。令Bb為此濾波器的3dB帶寬，即由(4)可得：? ? 由于g(t)的取值范圍是(-，+)，在物理上是不可實(shí)現(xiàn)的，因此需要對(duì)g(t)進(jìn)行截短。取截短長(zhǎng)度為(2N+1)Ts，若BbTs=0.3，經(jīng)計(jì)算，當(dāng)N=2時(shí)，? ? 在實(shí)際計(jì)算(t)時(shí)，取g(t)的截短長(zhǎng)度為5Ts(有足夠的精度)。濾波器的實(shí)現(xiàn)可通過調(diào)用Systemview軟件的FPGA Achitect功能調(diào)用現(xiàn)成的Xilinx LogiCores完成設(shè)計(jì)。這種方法大大簡(jiǎn)化了設(shè)計(jì)的流程，節(jié)約設(shè)計(jì)所需花費(fèi)的時(shí)間，并且提高了設(shè)計(jì)系統(tǒng)的性能

8、。? 串并變換模塊將差分編碼后的數(shù)據(jù)按奇偶位分開，變成并行的2路信號(hào)。用Verilog語(yǔ)言進(jìn)行串并變換時(shí)，首先要進(jìn)行分頻，然后按分頻后的頻率對(duì)數(shù)據(jù)進(jìn)行串并變換。? 串并變換器的Verilog語(yǔ)言實(shí)現(xiàn)如下：? if (start=1)/開始信號(hào)start為1，表示開始傳輸? ? begin? ? if(clkedge)/檢測(cè)到分頻信號(hào)上升沿信號(hào)clkedge時(shí)，進(jìn)入狀態(tài)機(jī)? ? casex(state)? ? state1：/狀態(tài)1按分頻后的頻率將輸入數(shù)據(jù)InDATA送入I路? ?if(sclk)? ? begin? ? IDATA<=InDATA；? ? State<=state2

9、；? ? End?Else? ? State<=state1；? ? State2：/狀態(tài)2按分頻后的頻率將輸入數(shù)據(jù)InDATA送入Q路? ? If(sclk)? Begin? ?QDATA<=InDATA；? ?State<=state1；? ? End? Else? State<=stae2；? Endcase? end? 在本系統(tǒng)的FPGA實(shí)現(xiàn)中，采用了ISE中的IP核DDS(Direct Digital Synthesizer)V3.0。DDS采用了查表法來產(chǎn)生波形，即事先根據(jù)各個(gè)NCO正弦波相位計(jì)算好相位的正弦值，并按相位角度作為地址存儲(chǔ)該相位的正弦值數(shù)據(jù)。查

10、找表(look-up table)一般是等間距地存儲(chǔ)1個(gè)周期的正弦波或余弦波的抽樣值。這些抽樣值代表了長(zhǎng)度量化為這樣，這些抽樣值就成了(n)=n的函數(shù)3。? 而NCO的輸出頻率定義為：其中B(n)表示查找表地址的比特?cái)?shù)， 為每個(gè)采樣周期增加的相位增量，fclk表示系統(tǒng)時(shí)鐘。這樣就可以從已知的參量中計(jì)算出所需要的，以控制輸出頻率。由于NCO可以同時(shí)輸出正弦和余弦二路波形，所以可以得到幾乎完全正交的sin2fct和cos2fct。具體的FPGA實(shí)現(xiàn)框圖如圖6所示。?3.2 GMSK解調(diào)器的實(shí)現(xiàn)? GMSK解調(diào)方式采用正交相干解調(diào)方式，接收機(jī)將接收到的已調(diào)信號(hào)cos(ct+(t)分別與相干載波cos

11、ct和sinct相乘，經(jīng)低通濾波器后得到基帶信號(hào)cos(t)和sin(t)，然后作相位計(jì)算。? 載波提取是GMSK相干解調(diào)器設(shè)計(jì)的關(guān)鍵，能否有效地減小相位誤差將直接影響到解調(diào)器的性能。在實(shí)際設(shè)計(jì)中，采用了一種數(shù)字鎖相環(huán)技術(shù)來實(shí)現(xiàn)載波同步，可在FPGA平臺(tái)上實(shí)現(xiàn)，其框圖如圖7所示。環(huán)路濾波器采用理想比例積分濾波器，其傳遞函數(shù)為：? ? 由(10)式可得數(shù)字環(huán)路濾波器的傳遞函數(shù)為：? ? C2和C1為濾波器的參數(shù)，通過調(diào)整C2、C1可以滿足濾波器的各種要求。在FPGA上的具體實(shí)現(xiàn)同樣采用Systemview的FPGA Architect功能來完成。? 接收端將收到的已調(diào)信號(hào)進(jìn)行平方變換，鑒相器對(duì)輸

12、入的信號(hào)和數(shù)控振蕩器輸出的信號(hào)的正向過零點(diǎn)進(jìn)行檢測(cè)。當(dāng)檢測(cè)到輸入信號(hào)的正向過零點(diǎn)后，啟動(dòng)一個(gè)計(jì)數(shù)器，待檢測(cè)到輸出信號(hào)的正向過零點(diǎn)后停止計(jì)數(shù)，將計(jì)數(shù)器值N送入環(huán)路濾波器。計(jì)數(shù)值N與二信號(hào)相位差有如下關(guān)系，? ? 其中：fin為鑒相器輸入信號(hào)頻率，fc為計(jì)數(shù)器時(shí)鐘頻率。環(huán)路濾波器對(duì)該相位差加以平滑得到控制信號(hào)去控制數(shù)控振蕩器的周期。數(shù)控振蕩器的輸出信號(hào)經(jīng)過二分頻即可恢復(fù)出載波信號(hào)4。4? 系統(tǒng)原理的仿真? ?受器件性能的限制，在FPGA中實(shí)現(xiàn)信號(hào)調(diào)制時(shí)，載波的頻率不可能太高，實(shí)用的低中頻頻率一般在幾百kHz到幾兆Hz。為設(shè)計(jì)方便，取載波頻率為符號(hào)速率的整數(shù)倍。用Systemview軟件對(duì)軟件無(wú)線電調(diào)制解調(diào)系統(tǒng)做了仿真，調(diào)制信號(hào)選用速率為5kHz的PN碼，正弦載波頻率選為1MHz，經(jīng)GMSK調(diào)制后已調(diào)信號(hào)的頻譜圖如圖8所示。可以看出，GMSK信號(hào)有著較為理想的頻譜特性。?5? 結(jié)束語(yǔ)? 隨著通信技術(shù)的發(fā)展，對(duì)無(wú)線服務(wù)的要求也越來越高，而軟件無(wú)線電