實驗五、時序邏輯電路仿真實驗_第1頁
實驗五、時序邏輯電路仿真實驗_第2頁
實驗五、時序邏輯電路仿真實驗_第3頁
實驗五、時序邏輯電路仿真實驗_第4頁
實驗五、時序邏輯電路仿真實驗_第5頁
已閱讀5頁，還剩1頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、實驗五、時序邏輯電路仿真實驗 實驗?zāi)康?1、掌握常用觸發(fā)器的邏輯功能和時序特性。2、掌握利用 Multisim 仿真軟件進行時序邏輯電路仿真分析的一般方法。3、掌握計數(shù)器的工作原理 ,掌握中規(guī)模集成計數(shù)器的邏輯功能及應(yīng)用。4、掌握計數(shù)器的級聯(lián)方法,并會用中規(guī)模集成計數(shù)器設(shè)計任意進制的計數(shù)器。實驗內(nèi)容:一、 JK 觸發(fā)器邏輯功能仿真實驗1、異步置位 (PR和異步復(fù)位 (CLR功能測試 2.5 VJK 觸發(fā)器測試 2、 2.5 V 二、 D 觸發(fā)器邏輯功能仿真實驗(選作在仿真工作區(qū)搭建下圖仿真電路 , 根據(jù)輸出端的狀態(tài)和邏輯分析儀輸出的觸發(fā)器工作 波形,分析 D 觸發(fā)器邏輯功能。CPQQ'

2、 三、集成計數(shù)器應(yīng)用設(shè)計仿真實驗 1、采用集成同步十進制計數(shù)器 74LS160,與非門 74LS00D ,一個帶譯碼的顯 示數(shù)碼管 DCD_HEX,分別用反饋清零法和置數(shù)法設(shè)計設(shè)計模為 7的計數(shù) 器, 并且接上邏輯分析儀, 便于觀察時序邏輯。 比較兩種電路計數(shù)的異同。 2、采用兩片集成同步十進制計數(shù)器 74LS160級聯(lián)設(shè)計一個 24進制的加法計 數(shù)器。 要求使用串行進位的方式和并行進位的方式兩種方法分別設(shè)計, 輸 出用帶譯碼的顯示數(shù)碼管 DCD_HEX顯示。 3、 用二進制同步計數(shù)器 74LS161兩個,邏輯門若干,要求將 1KHZ 的信號分 別 10分頻、 100分頻,并用邏輯分析儀顯示原始信號和各分頻信號。 (計 數(shù)器應(yīng)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論