一種基于襯底驅(qū)動(dòng)PMOS晶體管的低壓共源共柵電流鏡

1、第12卷 第2期 電路與系統(tǒng)學(xué)報(bào) Vol.12 No.2 2007 年 4 月 JOURNAL OF CIRCUITS AND SYSTEMS April, 2007 文章編號(hào)：1007-0249 (2007) 02-0030-04一種基于襯底驅(qū)動(dòng)PMOS晶體管的低壓共源共柵電流鏡朱樟明， 楊銀堂， 尹韜， 張海軍， 張寶君（西安電子科技大學(xué) 微電子研究所，陜西 西安 710071） *摘要：基于襯底驅(qū)動(dòng)PMOS晶體管設(shè)計(jì)了低壓PMOS襯底驅(qū)動(dòng)CMOS共源共柵電流鏡電路（BDCCM），并討論分析了其輸入阻抗、輸出阻抗和頻率特性。基于TSMC 0.25m 2P4M CMOS工藝的仿真和測(cè)試結(jié)果說

2、明，BDCCM的最低輸入壓降要求只有0.3V，但是其輸入輸出線性度和頻率帶寬要比傳統(tǒng)的共源共柵電流鏡低，是低頻低壓CMOS模擬集成電路設(shè)計(jì)的新型高性能共源共柵電流鏡。關(guān)鍵詞：襯底驅(qū)動(dòng)；電流鏡；CMOS；低壓；低功耗中圖分類號(hào)：TN402 文獻(xiàn)標(biāo)識(shí)碼：A1 引言隨著便攜式電子產(chǎn)品和深亞微米集成電路技術(shù)的不斷發(fā)展，集成電路的電源電壓越來越低。目前，1.8V（0.18µm）和1.5V（0.15µm）的電源電壓已開始被廣泛使用，而1.2V（0.13µm）和0.9V（90nm）的電源電壓也將被應(yīng)用于存儲(chǔ)器（Memory）及片上系統(tǒng)（SoC）設(shè)計(jì)，所以研究基于標(biāo)準(zhǔn)CMOS工藝

3、的低壓CMOS模擬集成電路是十分必要的。電流鏡作為CMOS模擬集成電路的主要基本電路單元之一，廣泛應(yīng)用于各種模擬集成電路設(shè)計(jì)5。眾所周知，對(duì)于柵漏相連的柵驅(qū)動(dòng)電流鏡（GDCM），輸入電壓VIN至少比VT大250mV，以滿足MOS器件在飽和區(qū)內(nèi)工作，從而基于深亞微米CMOS工藝所實(shí)現(xiàn)的VIN很容易就達(dá)到0.9V1.0V；對(duì)于標(biāo)準(zhǔn)柵驅(qū)動(dòng)共源共柵電流鏡（GDCCM），雖然增加了電流的匹配性能和增大輸出阻抗，但是為了要保證在MOS器件在飽和區(qū)內(nèi)工作，輸出電壓要求至少比VT大500mV，而輸入電壓VIN則至少比2VT大500mV，即在VT為0.6V時(shí)，分別需要1.1V和1.7V。無論是GDCM，還是GD

4、CCM，都完全不能滿足低壓CMOS模擬電路的設(shè)計(jì)要求，所以必須設(shè)計(jì)新的電流鏡電路結(jié)構(gòu)來滿足低壓CMOS模擬集成電路的設(shè)計(jì)要求16。本文基于PMOS襯底驅(qū)動(dòng)技術(shù)設(shè)計(jì)了低壓PMOS襯底驅(qū)動(dòng)CMOS共源共柵電流鏡電路，討論分析了基本特性?；赥SMC 0.25µm 2P4M CMOS工藝的BSIM3V3模型，采用Hspice對(duì)低壓PMOS襯底驅(qū)動(dòng)CMOS共源共柵電流鏡進(jìn)行了仿真分析，其結(jié)果并與柵驅(qū)動(dòng)共源共柵電流鏡的特性進(jìn)行了比較分析。2 低壓CMOS襯底驅(qū)動(dòng)共源共柵電流鏡圖1為低壓PMOS襯底驅(qū)動(dòng)CMOS共源共柵電流鏡（BDCCM），能有NMOS襯底驅(qū)動(dòng)CMOS共源共柵電流鏡也可以同樣實(shí)現(xiàn)

5、。在圖效減小VIN和VOUT端的閾值電壓限制，1所示的低壓BDCCM，所有的PMOS管柵端都固定在VG（一般為Vss）來提供源漏間的導(dǎo)電溝道，而N阱端（即PMOS的B端）則用來作為偏置，通過阱源結(jié)的弱正偏來建立漏電流1。由圖1可以得到：VSD2=VSD1+VSB3-VSB4，VSG1=VSG2，VSB1=VSB2，而VSB1=VSD1，VSB3=VSD3。當(dāng)IIN>ISDS,MP1時(shí)VSB>0，此時(shí)MP1和MP2管的阱源結(jié)工作在弱正偏，如果MP3與MP1管匹配，即ISDS,MP3ISDS,MP1，而由于VSD1為正，VSD2會(huì)大于零（ISDS是在給定VGS偏壓，VBS0V時(shí)的飽和漏

6、電流）。這樣，VSD2+VSB4>0V，所* 收稿日期：2006-09-15 修訂日期：2006-11-20 ） ）圖1 PMOS襯底驅(qū)動(dòng)共源共柵電流鏡第2期 朱樟明等：一種基于襯底驅(qū)動(dòng)PMOS晶體管的低壓共源共柵電流鏡 31 以MP2管開始導(dǎo)通。前面提到的情況，除了直流反饋之外，特別是VSD1+VSB3=VSD2+VSB4和器件的匹配，迫使IIN=IOUT。BDCCM的輸入壓降和輸出壓降可以描述為|(VDDVIN)|(min,BD)=VSB1+VSB3 （1） |(VDDVOUT)|(min,BD)=VSD,Sat(MP4)+VSD,Sat(MP2)2VSD,Sat （2）而對(duì)于柵驅(qū)動(dòng)

7、共源共柵電流鏡，最小輸入、輸出壓降為|(VDDVIN)|(min,GD)=|2VT|+|2Vov| （3） |(VDDVOUT)|(min,GD)=|VT|+|2Vov| （4） 其中，VSD,Sat對(duì)應(yīng)PMOS工作在飽和區(qū)時(shí)的最小源漏電壓，Vov為PMOS的過驅(qū)動(dòng)電壓。對(duì)比式（1）和式（3）可以發(fā)現(xiàn)，由于源襯結(jié)的弱正偏，VSB可以很小，因此BDCCM的輸入壓降要遠(yuǎn)低于2|VT|（大約1.2V）；而由式（2）和式（4），BDCCM的最小輸出電壓比GDCCM也有一定降低。決定PMOS襯底驅(qū)動(dòng)電流鏡輸入電阻的小信號(hào)電路如圖2所示，小信號(hào)輸入電阻為V1111+gm3+ rin=IN=g+gg+g （

8、5） g+gIINgg+ds1ds3ds1mb3ds3mb1mb3mb1可以簡化為：11 ringm3g+gg+g （6）ds1mb3ds3mb1其中，gds是MOS管輸出導(dǎo)納，為1/ro。由于晶體管MP1和MP3是襯底驅(qū)動(dòng)的，因此gmb1、gmb3<gm，這使得gds1和gds3和gmb1、gmb3可以相比。假設(shè)MP1和MP2完全匹配，gm3gmb，圖2 計(jì)算輸入電阻的小信號(hào)等效電路則公式（6）簡化為1191 rin=gm32g2g=4g=2.25(gm3) （7） mb3mb1m3GDCCM的輸入阻抗2(gm3)-1，從公式（7）可以看出BDCCM的輸入阻抗與柵驅(qū)動(dòng)可以相比。圖3為N

9、MOS襯底驅(qū)動(dòng) BDCCM的輸出阻抗小信號(hào)等效電路，輸出電阻可以表示為圖3 計(jì)算輸出電阻的小信號(hào)等效電路 rout=VOUT=rO2+rO4+rO2rO4(gmb4+gm4) （8） IOUT可以簡化為routrO2rO4(gmb4+gm4) （9）由式（8）和式（9）可得，BDCCM的輸出阻抗與柵驅(qū)動(dòng)的相同，由于rO2和rO4的乘積很大，輸出阻抗rout在幾十到幾百兆歐姆范圍，因此作為電流鏡或電流源有著非常好的性能。BDCCM的小信號(hào)頻率響應(yīng)為igmb2× outiinBDCbs1,2+Cbsub1,2+Cbd1+Cgs31s+Cbs1,2gmb1+gds1+Cbsub1,2+Cb

10、d1+Cgs3 （10）表明單主極點(diǎn)由MP1，MP2阱相連節(jié)點(diǎn)處的小信號(hào)阻抗所決定。作為比較，熟悉的GDCCM的頻率響應(yīng)，其電流比為（用與BDCCM相同的器件名稱）32 電路與系統(tǒng)學(xué)報(bào) 第12卷 Vgs2Vgs1ioutgm2|GDgm2=gm2×iiniiniinCgs1+Cgs2+Cbd1s+1m1ds1Cgs1+Cgs2+Cbd1 （11）其中，由于電路工作時(shí)其兩端有較大的反偏電壓，因此忽略了Cbd3。式（10）形式上與式（11）相似，都有一個(gè)由共源器件耦合節(jié)點(diǎn)所決定的主極點(diǎn)，但是由于主極點(diǎn)有關(guān)的寄生電容小于BDCCM的，且gm>gmb，因此柵驅(qū)動(dòng)共源共柵電流鏡有較大的帶

11、寬。然而BDCCM可以在1V電源電壓下工作，柵驅(qū)動(dòng)的卻不可以。3 襯底驅(qū)動(dòng)和柵驅(qū)動(dòng)共源共柵電流鏡的比較分析與討論襯底驅(qū)動(dòng)共源共柵電流鏡（BDCCM）在TSMC 0.25µm 2P4MCMOS工藝下的仿真結(jié)果如下，其中PMOS管的寬長比為400µm/4µm，典型閾值電壓為-0.6V，采用雙電源VDD=0.75V，VSS=-0.75V。為了對(duì)比性能，對(duì)傳統(tǒng)柵驅(qū)動(dòng)共源共柵電流鏡（GDCCM）也進(jìn)行了仿真，仿真電源電壓為VDD=1.5V，VSS=-1.5V。'圖4和5分別為BDCCM和GDCCM的仿真電流曲線，其中VIN圖4 BDCCM仿真電流圖5 GDCCM仿真

12、電流為轉(zhuǎn)換后的輸入壓降，由兩圖BDCCM與GDCCM相比輸入壓降要求由1V以上下降到了0.3V左右，可見電流鏡中使用襯底驅(qū)動(dòng)技術(shù)可以明顯的降低輸入電壓的要求。但是由圖4可以發(fā)現(xiàn)，只有當(dāng)輸入電流大于30µA后，BDCCM的輸出與輸入電流才實(shí)現(xiàn)了良好的匹配，即正確實(shí)現(xiàn)電流鏡鏡像電流的功能。圖6為BDCCM與GDCCM的輸入特性，從中可以明顯的看出不同輸入電流下所需輸圖6 BDCCM與GDCCM的輸入特性圖7 BDCCM與GDCCM輸入輸出傳輸特性，兩者的差別入壓降的差別，在BDCCM正常工作后（IIN>30µA時(shí)），證明了PMOS襯底驅(qū)動(dòng)電流鏡電路的低接近1.7V（大于兩

13、個(gè)|VTP|）壓應(yīng)用優(yōu)勢(shì)。圖7為BDCCM與GDCCM的輸入輸出傳輸特性，在輸入電流小于30µA的條件下，BDCCM的線性度要比GDCCM差一些，但是在輸入電流大于30µA的條件下，BDCCM的線性度基本與GDCCM一致。BDCCM與GDCCM的頻率特性如圖8所示，可見BDCCM的帶寬要比GDCCM的小一些，如式（10）和（11）所示，GDCCM中與主極點(diǎn)有關(guān)的寄生電容小于BDCCM的寄生電容，而且gm>gmb，因此BDCCM也犧牲了一部分頻率特性。仿真結(jié)果表明，雖然PMOS襯底驅(qū)動(dòng)技術(shù)的引入使得電流鏡的線性度和頻率帶寬有所下降，但BDCCM卻解決了GDCCM對(duì)輸入壓

14、降的較高要求，把輸入壓降要求由1V以上降低至0.4V左右，可以實(shí)現(xiàn)亞1V低電源電壓下的正常工作，為低壓CMOS模擬集成電路設(shè)計(jì)提供了一種性能良好的新型共源共柵電流鏡。 圖8 BDCCM與GDCCM的頻率特性4 襯底驅(qū)動(dòng)共源共柵PMOS電流鏡的實(shí)驗(yàn) 圖9 BDCCM照片本文對(duì)圖1所示的BDCCM進(jìn)行了流片驗(yàn)證及測(cè)試，工藝為TSMC 0.25µm 2P4M CMOS工藝，圖9為BDCCM電路的物理照片。流片結(jié)果采用HP4156B半導(dǎo)體參數(shù)分析儀進(jìn)行測(cè)試分析，測(cè)試結(jié)果如第2期 朱樟明等：一種基于襯底驅(qū)動(dòng)PMOS晶體管的低壓共源共柵電流鏡 33'圖10所示，其中VDS=VIN（轉(zhuǎn)換后

15、的輸入壓降），輸入壓降的測(cè)試范圍為01.0V，可以得出BDCCM其最低輸入壓降要求為0.3V。圖10中不同的曲線表示不同的輸入?yún)⒖茧娏?，只有?dāng)輸入?yún)⒖茧娏鞔笥?0µA后，BDCCM的輸出與輸入電流才實(shí)現(xiàn)了良好的匹配，即正確實(shí)現(xiàn)電流鏡鏡像電流的功能。 圖10 BDCCM測(cè)試電流曲線（HP4156B）5 結(jié)論P(yáng)MOS襯底驅(qū)動(dòng)技術(shù)消除了信號(hào)通道上閾值電壓的限制，能有效降低CMOS模擬電路對(duì)電源電壓的要求，是基于標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)低壓模擬集成電路設(shè)計(jì)的一種重要方法。本文利用PMOS襯底驅(qū)動(dòng)技術(shù)設(shè)計(jì)了低壓PMOS襯底驅(qū)動(dòng)CMOS共源共柵電流鏡電路，其最低輸入壓降要求為0.3V，但是PMOS襯

16、底驅(qū)動(dòng)技術(shù)的引入使得BDCCM的線性度和頻率帶寬有所下降，所以BDCCM是可以應(yīng)用于低頻低壓CMOS模擬集成電路設(shè)計(jì)中的新型高性能共源共柵電流鏡。參考文獻(xiàn)：1 Xuguang Zhang, Ezz I EI-Masry. A Regulated Body-Driven CMOS Current Mirror for Low Voltage Applications J. IEEE Trans. Circuitsand Systems-II: Express Briefs, 2004, 51(10): 571-577.2 Shouli Yan, Edgar Sanchez-Sinencio. L

17、ow Voltage Analog Circuit Design Techniques: A Tutoria J. IEICE Trans. Analog IntegratedCircuits and Systems, 2000, E00-A(2): 1-17.3456 S S Rajput, S S Jamuar. Low Voltage Analog Circuit Design Techniques J. IEEE Circuits and Systems Magazine, 2002, 2(1): 24-42. 尹韜, 朱樟明, 楊銀堂. 襯底驅(qū)動(dòng)MOSFET特性分析及超低壓運(yùn)算放大器

18、設(shè)計(jì)J. 半導(dǎo)體學(xué)報(bào), 2005, 26(1): 158-162. 朱樟明, 楊銀堂. 一種基于0.35µm CMOS工藝的14位100MS/s DAC設(shè)計(jì)J. 固體電子學(xué)研究與進(jìn)展, 2004, 24(2): 192-196. 張海軍, 楊銀堂, 朱樟明. 一種基于襯底偏置的超低壓CMOS運(yùn)算放大器J. 電路與系統(tǒng)學(xué)報(bào), 2006, 11(1): 12-15.，男，浙江嵊州人，西安電子科技大學(xué)微電子研究所博士、副教授，研究方向?yàn)楦咚俑咦髡吆喗椋褐煺撩鳎?978-）分辨率數(shù)據(jù)轉(zhuǎn)換器、低壓低功耗模擬集成電路及高性能SoC及NOC體系結(jié)構(gòu)設(shè)計(jì)；楊銀堂（1962-），西安電子科技大學(xué)副校長、微電子研究所所長、教授、博士生導(dǎo)師，國家電子元器件專家組副組長，研究方向?yàn)閂LSI技術(shù)、深亞微米模擬集成電路設(shè)計(jì)、新型半導(dǎo)體器件和電路設(shè)計(jì)。A low voltage bulk-driving PMOS cascode current mirrorZHU Zhang-ming, YANG Yin-tang, YIN Tao, ZHANG Hai-jun, ZHANG Bao-jun( Microelectronics Institute, Xidian University, Xian 710071, China )