DDR1.2.3內(nèi)存的區(qū)別

1、DDR 系列是什么，DDR3和12的區(qū)別DDR 是一種繼SDRAM 后產(chǎn)生的內(nèi)存技術(shù)，DDR ，英文原意為“DoubleDataRate”，顧名思義，就是雙數(shù)據(jù)傳輸模式。之所以稱其為“雙”，也就意味著有“單”，我們?nèi)粘Ｋ褂玫腟DRAM 都是“單數(shù)據(jù)傳輸模式”，這種內(nèi)存的特性是在一個(gè)內(nèi)存時(shí)鐘周期中，在一個(gè)方波上升沿時(shí)進(jìn)行一次操作(讀或?qū)?，而DDR 則引用了一種新的設(shè)計(jì)，其在一個(gè)內(nèi)存時(shí)鐘周期中，在方波上升沿時(shí)進(jìn)行一次操作，在方波的下降沿時(shí)也做一次操作，之所以在一個(gè)時(shí)鐘周期中，DDR 則可以完成SDRAM 兩個(gè)周期才能完成的任務(wù)，所以理論上同速率的DDR 內(nèi)存與SDR 內(nèi)存相比，性能要超出一倍，

2、可以簡(jiǎn)單理解為100MHZ DDR=200MHZ SDR。 DDR 內(nèi)存不向后兼容SDRAMDDR 內(nèi)存采用184線結(jié)構(gòu)，DDR 內(nèi)存不向后兼容SDRAM ，要求專為DDR 設(shè)計(jì)的主板與系統(tǒng)。DDR-II 內(nèi)存將是現(xiàn)有DDR-I 內(nèi)存的換代產(chǎn)品，它們的工作時(shí)鐘預(yù)計(jì)將為400MHz 或更高（包括現(xiàn)代在內(nèi)的多家內(nèi)存商表示不會(huì)推出DDR-II 400的內(nèi)存產(chǎn)品）。從JEDEC 組織者闡述的DDR-II 標(biāo)準(zhǔn)來(lái)看，針對(duì)PC 等市場(chǎng)的DDR-II 內(nèi)存將擁有400-、533、667MHz 等不同的時(shí)鐘頻率。高端的DDR-II 內(nèi)存將擁有800-、1000MHz 兩種頻率。DDR-II 內(nèi)存將采用200-

3、、220-、240-針腳的FBGA 封裝形式。最初的DDR-II 內(nèi)存將采用0.13微米的生產(chǎn)工藝，內(nèi)存顆粒的電壓為1.8V ，容量密度為512MB 。 DDR-II 將采用和DDR-I 內(nèi)存一樣的指令，但是新技術(shù)將使DDR-II 內(nèi)存擁有4到8路脈沖的寬度。DDR-II 將融入CAS 、OCD 、ODT 等新性能指標(biāo)和中斷指令。DDR-II 標(biāo)準(zhǔn)還提供了4位、8位512MB 內(nèi)存1KB 的尋址設(shè)置，以及16位512MB 內(nèi)存2KB 的尋址設(shè)置。DDR-II 內(nèi)存標(biāo)準(zhǔn)還包括了4位預(yù)取數(shù)（pre-fetch of 4 bits）性能，DDR-I 技術(shù)的預(yù)取數(shù)位只有2位。DDR3的最高數(shù)據(jù)傳輸速度

4、標(biāo)準(zhǔn)較達(dá)到1600Mbps 。不過(guò)，就具體的設(shè)計(jì)來(lái)看，DDR3與DDR2的基礎(chǔ)架構(gòu)并沒(méi)有本質(zhì)的不同。從某種角度講，DDR3是為了解決DDR2發(fā)展所面臨的限制而催生的產(chǎn)物。由于DDR2的數(shù)據(jù)傳輸頻率發(fā)展到800MHz 時(shí)，其內(nèi)核工作頻率已經(jīng)達(dá)到200MHz ，因此再向上提升較為困難，這就需要采用新的技術(shù)來(lái)保證速度的可持續(xù)發(fā)展性。另一方面，也是由于速度提高的緣故，內(nèi)存的地址/命令與控制總線需要有全新的拓樸結(jié)構(gòu)，而且業(yè)界也要求內(nèi)存要具有更低的能耗，所以，DDR3要滿足的需求就是：更高的外部數(shù)據(jù)傳輸率更先進(jìn)的地址/命令與控制總線的拓樸架構(gòu)在保證性能的同時(shí)將能耗進(jìn)一步降低為了滿足上述要求，DDR3在DD

5、R2的基礎(chǔ)上采用了以下新型設(shè)計(jì)：8bit 預(yù)取設(shè)計(jì)，DDR2為4bit 預(yù)取，這樣DRAM 內(nèi)核的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz采用點(diǎn)對(duì)點(diǎn)的拓樸架構(gòu)，減輕地址/命令與控制總線的負(fù)擔(dān)采用100nm 以下的生產(chǎn)工藝，將工作電壓從1.8V 降至1.5V ，增加異步重置（Reset ）與ZQ 校準(zhǔn)功能。下面我們通過(guò)DDR3與DDR2的對(duì)比，來(lái)更好的了解這一未來(lái)的DDR SDRAM 家族的最新成員。DDR3與DDR2的不同之處1、邏輯Bank 數(shù)量DDR2 SDRAM 中有4Bank 和8Bank 的設(shè)計(jì)，目的就是為了應(yīng)對(duì)未來(lái)大容量芯片的需求。而DDR3很可能將

6、從2Gb 容量起步，因此起始的邏輯Bank 就是8個(gè)，另外還為未來(lái)的16個(gè)邏輯Bank 做好了準(zhǔn)備。2、封裝（Packages ）DDR3由于新增了一些功能，所以在引腳方面會(huì)有所增加，8bit 芯片采用78球FBGA 封裝，16bit 芯片采用96球FBGA 封裝，而DDR2則有60/68/84球FBGA 封裝三種規(guī)格。并且DDR3必須是綠色封裝，不能含有任何有害物質(zhì)。3、突發(fā)長(zhǎng)度（BL ，Burst Length）由于DDR3的預(yù)取為8bit ，所以突發(fā)傳輸周期（BL ，Burst Length）也固定為8，而對(duì)于DDR2和早期的DDR 架構(gòu)的系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個(gè)

7、4-bit Burst Chop （突發(fā)突變）模式，即由一個(gè)BL=4的讀取操作加上一個(gè)BL=4的寫入操作來(lái)合成一個(gè)BL=8的數(shù)據(jù)突發(fā)傳輸，屆時(shí)可通過(guò)A12地址線來(lái)控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制（如4bit 順序突發(fā)）。3、尋址時(shí)序（Timing ）就像DDR2從DDR 轉(zhuǎn)變而來(lái)后延遲周期數(shù)增加一樣，DDR3的CL 周期也將比DDR2有所提高。DDR2的CL 范圍一般在2至5之間，而DDR3則在5至11之間，且附加延遲（AL ）的設(shè)計(jì)也有所變化。DDR2時(shí)AL 的范圍是0至4，而DDR3時(shí)AL 有三種

8、選項(xiàng)，分別是0、CL-1和CL-2。另外，DDR3還新增加了一個(gè)時(shí)序參數(shù)寫入延遲（CWD ），這一參數(shù)將根據(jù)具體的工作頻率而定。4、新增功能重置（Reset ）重置是DDR3新增的一項(xiàng)重要功能，并為此專門準(zhǔn)備了一個(gè)引腳。DRAM 業(yè)界已經(jīng)很早以前就要求增這一功能，如今終于在DDR3身上實(shí)現(xiàn)。這一引腳將使DDR3的初始化處理變得簡(jiǎn)單。當(dāng)Reset 命令有效時(shí)，DDR3內(nèi)存將停止所有的操作，并切換至最少量活動(dòng)的狀態(tài)，以節(jié)約電力。在Reset 期間，DDR3內(nèi)存將關(guān)閉內(nèi)在的大部分功能，所以有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉。所有內(nèi)部的程序裝置將復(fù)位，DLL （延遲鎖相環(huán)路）與時(shí)鐘電路將停止工作，而且不理睬數(shù)

9、據(jù)總線上的任何動(dòng)靜。這樣一來(lái)，將使DDR3達(dá)到最節(jié)省電力的目的。5、新增功能ZQ 校準(zhǔn)ZQ 也是一個(gè)新增的腳，在這個(gè)引腳上接有一個(gè)240歐姆的低公差參考電阻。這個(gè)引腳通過(guò)一個(gè)命令集，通過(guò)片上校準(zhǔn)引擎（ODCE ，On-Die Calibration Engine）來(lái)自動(dòng)校驗(yàn)數(shù)據(jù)輸出驅(qū)動(dòng)器導(dǎo)通電阻與ODT 的終結(jié)電阻值。當(dāng)系統(tǒng)發(fā)出這一指令之后，將用相應(yīng)的時(shí)鐘周期（在加電與初始化之后用512個(gè)時(shí)鐘周期，在退出自刷新操作后用256時(shí)鐘周期、在其他情況下用64個(gè)時(shí)鐘周期）對(duì)導(dǎo)通電阻和ODT 電阻進(jìn)行重新校準(zhǔn)。6、參考電壓分成兩個(gè)對(duì)于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號(hào)VREF ，在DDR3系統(tǒng)中將分為兩

10、個(gè)信號(hào)。一個(gè)是為命令與地址信號(hào)服務(wù)的VREFCA ，另一個(gè)是為數(shù)據(jù)總線服務(wù)的VREFDQ ，它將有效的提高系統(tǒng)數(shù)據(jù)總線的信噪等級(jí)。7、根據(jù)溫度自動(dòng)自刷新（SRT ，Self-Refresh Temperature）為了保證所保存的數(shù)據(jù)不丟失，DRAM 必須定時(shí)進(jìn)行刷新，DDR3也不例外。不過(guò)，為了最大的節(jié)省電力，DDR3采用了一種新型的自動(dòng)自刷新設(shè)計(jì)（ASR ，Automatic Self-Refresh）。當(dāng)開始ASR 之后，將通過(guò)一個(gè)內(nèi)置于DRAM 芯片的溫度傳感器來(lái)控制刷新的頻率，因?yàn)樗⑿骂l率高的話，消電就大，溫度也隨之升高。而溫度傳感器則在保證數(shù)據(jù)不丟失的情況下，盡量減少刷新頻率，降低

11、工作溫度。不過(guò)DDR3的ASR 是可選設(shè)計(jì)，并不見(jiàn)得市場(chǎng)上的DDR3內(nèi)存都支持這一功能，因此還有一個(gè)附加的功能就是自刷新溫度范圍（SRT ，Self-RefreshTemperature ）。通過(guò)模式寄存器，可以選擇兩個(gè)溫度范圍，一個(gè)是普通的的溫度范圍（例如0至85），另一個(gè)是擴(kuò)展溫度范圍，比如最高到95。對(duì)于DRAM 內(nèi)部設(shè)定的這兩種溫度范圍，DRAM 將以恒定的頻率和電流進(jìn)行刷新操作。8、局部自刷新（RASR ，Partial Array Self-Refresh）這是DDR3的一個(gè)可選項(xiàng)，通過(guò)這一功能，DDR3內(nèi)存芯片可以只刷新部分邏輯Bank ，而不是全部刷新，從而最大限度的減少因自刷

12、新產(chǎn)生的電力消耗。這一點(diǎn)與移動(dòng)型內(nèi)存（Mobile DRAM ）的設(shè)計(jì)很相似。9、點(diǎn)對(duì)點(diǎn)連接（P2P ，Point-to-Point ）這是為了提高系統(tǒng)性能而進(jìn)行了重要改動(dòng)，也是與DDR2系統(tǒng)的一個(gè)關(guān)鍵區(qū)別。在DDR3系統(tǒng)中，一個(gè)內(nèi)存控制器將只與一個(gè)內(nèi)存通道打交道，而且這個(gè)內(nèi)存通道只能一個(gè)插槽。因此內(nèi)存控制器與DDR3內(nèi)存模組之間是點(diǎn)對(duì)點(diǎn)（P2P ，Point-to-Point ）的關(guān)系（單物理Bank 的模組），或者是點(diǎn)對(duì)雙點(diǎn)（P22P ，Point-to-two-Point ）的關(guān)系（雙物理Bank 的模組），從而大大減輕了地址/命令/控制與數(shù)據(jù)總線的負(fù)載。而在內(nèi)存模組方面，與DDR2的類

13、別相類似，也有標(biāo)準(zhǔn)DIMM （臺(tái)式PC ）、SO-DIMM/Micro-DIMM（筆記本電腦）、FB-DIMM2（服務(wù)器）之分，其中第二代FB-DIMM 將采用規(guī)格更高的AMB2（高級(jí)內(nèi)存緩沖器）。不過(guò)目前有關(guān)DDR3內(nèi)存模組的標(biāo)準(zhǔn)制定工作剛開始，引腳設(shè)計(jì)還沒(méi)有最終確定。除了以上9點(diǎn)之外，DDR3還在功耗管理，多用途寄存器方面有新的設(shè)計(jì)，但由于仍入于討論階段，且并不是太重要的功能，在此就不詳細(xì)介紹了。下面我們來(lái)總結(jié)一下DDR3與DDR2之間的對(duì)比：DDR2與DDR3規(guī)格對(duì)比，業(yè)界認(rèn)為DDR3-800將被限定于高端應(yīng)用市場(chǎng)，這有點(diǎn)像當(dāng)今DDR2-400的待遇，預(yù)計(jì)DDR3在臺(tái)式機(jī)上將以1066MHz 的速度起步從整體的規(guī)格上看，DDR3在設(shè)計(jì)思路上與DDR2的差別并不大，提高傳輸速率的方法仍然是提高預(yù)取位數(shù)。但