辨別８位高速AD轉(zhuǎn)換器TLC5510的應用

1、辨別位高速A/D轉(zhuǎn)換器TLC5510的應用            摘要：TLC5510是美國德州儀器（TI）公司生產(chǎn)的位半閃速結(jié)構(gòu)模數(shù)轉(zhuǎn)換器，它采用CMOS工藝制造，可提供最小Msps的采樣率?？蓮V泛用于數(shù)字、醫(yī)學圖像、視頻會議、高速數(shù)據(jù)轉(zhuǎn)換以及解調(diào)器等方面。文中介紹了TLC5510的性能指標、引腳功能、內(nèi)部結(jié)構(gòu)和操作時序，給出了TLC5510的應用線路設計和參考電壓的配置方法。 關(guān)鍵詞：高速轉(zhuǎn)換；數(shù)據(jù)采集；TLC5510概述是美國公司生產(chǎn)的新型模數(shù)轉(zhuǎn)換器件（），它是一種采用

2、工藝制造的位高阻抗并行芯片，能提供的最小采樣率為。由于采用了半閃速結(jié)構(gòu)及工藝，因而大大減少了器件中比較器的數(shù)量，而且在高速轉(zhuǎn)換的同時能夠保持較低的功耗。在推薦工作條件下，的功耗僅為。由于不僅具有高速的轉(zhuǎn)換功能，而且還帶有內(nèi)部采樣保持電路，從而大大簡化了外圍電路的設計；同時，由于其內(nèi)部帶有了標準分壓電阻，因而可以從的電源獲得滿刻度的基準電壓?？蓱糜跀?shù)字、醫(yī)學圖像、視頻會議、高速數(shù)據(jù)轉(zhuǎn)換以及解調(diào)器等方面。內(nèi)部結(jié)構(gòu)、引腳說明及工作原理 的引腳說明為引腳、表貼封裝形式（）。其引腳排列如圖所示。各引腳功能如下：模擬信號地； ：模擬信號輸入端；：時鐘輸入端；：數(shù)字信號地；：數(shù)據(jù)輸出端口。為數(shù)據(jù)最低位，為

3、最高位；：輸出使能端。當為低時， 數(shù)據(jù)有效，當為高時，為高阻抗；：模擬電路工作電源；：數(shù)字電路工作電源； ：內(nèi)部參考電壓引出端之一，當使用內(nèi)部電壓分壓器產(chǎn)生額定的基準電壓時，此端短路至端；：參考電壓引出端之二；：參考電壓引出端之三； ：內(nèi)部參考電壓引出端之四，當使用內(nèi)部電壓基準器產(chǎn)生額定的基準電壓時，此端短路至端。圖2 圖3 的內(nèi)部結(jié)構(gòu)及工作過程的內(nèi)部結(jié)構(gòu)如圖所示。由圖中可以看出：模數(shù)轉(zhuǎn)換器內(nèi)含時鐘發(fā)生器、內(nèi)部基準電壓分壓器、套高位采樣比較器、編碼器、鎖存器、套低位采樣比較器、編碼器和個低位鎖存器等電路。的外部時鐘信號通過其內(nèi)部的時鐘發(fā)生器可產(chǎn)生路內(nèi)部時鐘，以驅(qū)動組采樣比較器?；鶞孰妷悍謮浩鲃t

4、可用來為這組比較器提供基準電壓。輸出信號的高位由高位編碼器直接提供，而低位的采樣數(shù)據(jù)則由兩個低位的編碼器交替提供。的工作時序見圖。時鐘信號在每一個下降沿采集模擬輸入信號。第次采集的數(shù)據(jù)經(jīng)過個時鐘周期的延遲之后，將送到內(nèi)部數(shù)據(jù)總線上。在圖所示的工作時序的控制下，當?shù)谝粋€時鐘周期的下降沿到來時，模擬輸入電壓將被采樣到高比較器塊和低比較器塊，高比較器塊在第二個時鐘周期的上升沿最后確定高位數(shù)據(jù)，同時，低基準電壓產(chǎn)生與高位數(shù)據(jù)相應的電壓。低比較塊在第三個時鐘周期的上升沿的最后確定低位數(shù)據(jù)。高位數(shù)據(jù)和低位數(shù)據(jù)在第四個時鐘周期的上升沿進行組合，這樣，第次采集的數(shù)據(jù)經(jīng)過個時鐘周期的延遲之后，便可送1 

5、;2 3 下一頁         到內(nèi)部數(shù)據(jù)總線上。此時如果輸出使能有效，則數(shù)據(jù)便可被送至位數(shù)據(jù)總線上。由于的最大周期為，因此，數(shù)模轉(zhuǎn)換器的最小采樣速率可以達到。在線陣數(shù)據(jù)系統(tǒng)中的應用圖 為的典型外接電路。圖中的為高頻磁珠，模擬供電電源經(jīng)為三部分模擬電路提供工作電流，以獲得更好的高頻去耦效果。筆者研制的該線陣數(shù)據(jù)采集系統(tǒng)主要由時序發(fā)生器、驅(qū)動電路、視頻信號預處理電路及、數(shù)據(jù)存儲器、機等組成。的高速、內(nèi)帶采樣保持電路等特點使其更利于該設計。的主要作用是將輸出的高速模擬視頻信號轉(zhuǎn)換為與其模擬幅值相對

6、應的位數(shù)字視頻信號。圖是筆者設計的視頻信號轉(zhuǎn)換器的外圍電路?？墒褂猛獠亢蛢?nèi)部兩種基準電壓連接方法。其中外部基準電壓從引腳和接入，并應滿足：對于從零電平開始的正極性模擬輸入電壓，應當連接到模擬地。的范圍為。如果要簡化電路，可利用的內(nèi)部分壓電阻從模擬電源電壓上取得基準電壓。在本設計中，輸出的模擬視頻信號經(jīng)過反相、濾波、放大之后即為從零電平開始的正極性模擬電壓信號。因此，為了簡化電路并同時滿足設計要求，筆者選用了的內(nèi)部基準方式，同時，因為視頻信號是基準，所以，根據(jù)的自身的特點，在設計過程中，筆者將端與，而將與端相連，同時將短接至端，短接至端來獲得基準電壓。在用該數(shù)據(jù)采集系統(tǒng)采集數(shù)據(jù)的過程中，當輸出端

7、輸出視頻信號時，在由時序發(fā)生器產(chǎn)生的轉(zhuǎn)換控制時鐘的同步控制下， 會將差動放大、低通濾波后的模擬視頻信號實時地轉(zhuǎn)換為與其模擬幅值相對應的位數(shù)字信號，當?shù)妮敵鍪鼓?為低電平且高速數(shù)據(jù)存儲器的地址譯碼控制和寫控制均有效時，系統(tǒng)可將轉(zhuǎn)換結(jié)果存入高速數(shù)據(jù)存儲器，以等待機的讀取。為了使輸出的視頻信號能夠正確可靠的轉(zhuǎn)換和存儲，在設計過程中，筆者對的工作控制時鐘、輸出使能及高速數(shù)據(jù)存儲器的地址譯碼控制時鐘、讀寫控制時鐘的周期做了具體的時間預算，并對它們之間的邏輯相位關(guān)系做了詳細的研究。根據(jù)預算，筆者將時序發(fā)生器內(nèi)部的計數(shù)器、比較器、邏輯門以及觸發(fā)器等進行逐級分頻和邏輯組合，從而使其產(chǎn)生正確可靠的時序邏輯。系統(tǒng)

8、及數(shù)據(jù)分析實驗證明，采用作為線陣視頻信號的轉(zhuǎn)換芯片，其接口電路簡單實用，使用方便，穩(wěn)定性好。圖5 視頻信號A/D轉(zhuǎn)換外圍電路圖結(jié)束語在對模數(shù)轉(zhuǎn)換器及其在線陣數(shù)據(jù)采集系統(tǒng)的應用設計中，筆者通過實驗總結(jié)出如下經(jīng)驗：（） 為了減少系統(tǒng)噪聲，外部模擬和數(shù)字電路應當分離，并應盡可能屏蔽。（） 因為芯片的和在內(nèi)部沒有連接，所以，這些引腳需要在外部進行連接。為了使拾取到的噪聲最小，最好把隔開的雙絞線電纜用于電源線。同時，在印制電路板布局上還應當使用模擬和數(shù)字地平面。（） 至和至之間應當分別用電容去耦，推薦使用陶瓷電容器。對于模擬和數(shù)字地，為了保證無固態(tài)噪聲的接地連接，試驗時應當小心。（） 、以及 引腳應當與高頻引腳和隔離開。在印制電路上一頁  1 2 3 下一頁       &#