PCB基礎(chǔ)知識(shí)培訓(xùn)_布局布線(xiàn)_可生產(chǎn)性設(shè)計(jì)剖析

1、PCB 培訓(xùn)基礎(chǔ)篇PCB 的相關(guān)介紹1PCB 布局布線(xiàn)的注意事項(xiàng)1PCB 制板和生產(chǎn)的注意事項(xiàng)14PCB 的相關(guān)介紹PCB 布局布線(xiàn)的注意事項(xiàng)PCB 走線(xiàn)寬度與銅箔厚度、走線(xiàn)寬度的關(guān)系如下圖所示：保守考慮，PCB 布線(xiàn)時(shí)一般采用 20mil 載流 0.5A 的方法來(lái)設(shè)計(jì)線(xiàn)寬。焊盤(pán)走線(xiàn)引出的方式：測(cè)試點(diǎn)的連接：相鄰走線(xiàn)層的走線(xiàn)要正交走線(xiàn)，即使不能正交走線(xiàn)，斜交也比平行走線(xiàn)要好：避免走線(xiàn)開(kāi)環(huán)：避免信號(hào)不同層之間形成自環(huán)，自環(huán)將引起輻射干擾：走線(xiàn)分支長(zhǎng)度的控制：走線(xiàn)長(zhǎng)度越短越好，尤其是高頻信號(hào)要注意：走線(xiàn)不能是銳角或者直角，需要走135 度角或者直線(xiàn)：電源和地的環(huán)路盡量?。浑娫春偷氐墓苣_，盡量不要共

2、用過(guò)孔。為了防止電源線(xiàn)較長(zhǎng)時(shí)，電源線(xiàn)上的耦合噪聲直接進(jìn)入負(fù)載器件，應(yīng)在進(jìn)入每個(gè)器件之前，先對(duì)電源去耦，且為了防止它們彼此間的相互干擾，對(duì)每個(gè)負(fù)載的電源獨(dú)立去耦，并做到先濾波再進(jìn)入負(fù)載高速信號(hào)的特性阻抗必須連續(xù)： 同層的走線(xiàn)， 其寬度必須連續(xù)； 不同層的走線(xiàn)阻抗必須連續(xù)。地的連接：分為3 種，如下圖所示：1MHz 一下可考慮單點(diǎn)接地，大部分情況下均是采用多點(diǎn)接地。地管腳的連接需要注意，Trace 盡可能寬，必要時(shí)可用銅箔；Trace 盡可能短；多路連接效果更好。如下圖所示：走線(xiàn)寬度不能超過(guò)焊盤(pán)寬度。一般芯片或者排阻相鄰管腳不能采用直連的方式。避免 T 型走線(xiàn)。3W 規(guī)則：為了減少走線(xiàn)之間的串?dāng)_，

3、應(yīng)加大線(xiàn)距。當(dāng)線(xiàn)中心距不小于3 倍線(xiàn)寬時(shí)，可保持 70%的電場(chǎng)不互相干擾，這就是3W 規(guī)則。如果要達(dá)到98%的電場(chǎng)不互相干擾，可使用 10W 的間距。 沒(méi)有線(xiàn)距要求且板上空間寬松，走線(xiàn)時(shí)請(qǐng)時(shí)刻謹(jǐn)記并貫徹執(zhí)行3W 規(guī)則。20H 規(guī)則：電源層和地層之間的電場(chǎng)是變化的， 在板邊緣會(huì)向外輻射電磁干擾， 稱(chēng)為邊沿效應(yīng)。 因此需要將電源層內(nèi)縮， 使得電場(chǎng)只在接地層的范圍內(nèi)傳到。 假設(shè)電源層和地層之間的厚度為 H ，內(nèi)縮 20H 可以將 70%的電場(chǎng)限制在接地層邊沿內(nèi)；內(nèi)縮 100H，則可以將 98%的電場(chǎng)限制在接地層邊沿內(nèi)。如果有子系統(tǒng)的分割，如模數(shù)的分割，也應(yīng)參考此規(guī)則。映像平面以及返回路徑： 映像平面

4、就是我們常說(shuō)的參考平面。 映像平面的主要作用是在為高頻電流提供一個(gè)低阻抗的回路。 每個(gè)信號(hào)都需要一條信號(hào)回路， 信號(hào)回路總是選擇最低阻抗的路徑。 這樣，信號(hào)電流和回路就組成了一個(gè)環(huán)形天線(xiàn)， 這個(gè)環(huán)形天線(xiàn)的面積越大則輻射越大。 因此要降低輻射， 就要減小回路面積。 通常信號(hào)最低阻抗回路就在信號(hào)正下方的參考層沿著信號(hào)相反方向返回。這條返回路徑如果和原電流完全平行，那么回路面積是最小的， 但是在映像平面上， 經(jīng)常會(huì)有元件孔或者過(guò)孔，如果不注意， 就容易造成返回路徑要繞道而行，如下圖所示：要避免類(lèi)似情況，有一些地方需要注意。在封裝設(shè)計(jì)時(shí)，元件孔的anti-pad 大小要考慮好，如圓孔的話(huà)，anti-p

5、ad 的直徑要小于管腳間的中心距， 為使參考層的銅箔能在元件下方延續(xù)（比如銅箔寬度大于4mil ），那么 anti-pad的直徑要比管腳間的中心距小至少4mil 。在走線(xiàn)中，過(guò)孔的放置方式也要考慮參考層的連續(xù)性。在一些設(shè)計(jì)方案中，還會(huì)對(duì) BGA 下方使用的過(guò)孔的參數(shù)進(jìn)行限制，以保證信號(hào)的返回路徑?jīng)]有被切斷，如下圖所示：Stitching vias/caps ：縫合過(guò)孔與縫合電容。如果不能避免信號(hào)跨層或者換層，那么可以考慮添加一些縫合過(guò)孔或者縫合電容，為返回電流提供一個(gè)短的路徑。1. Stitching vias：用于連接兩個(gè)一樣的參考層（如VSS 到 VSS），放置時(shí)要求盡可能靠近信號(hào)換層過(guò)孔

6、。 Stitching via 為信號(hào)提供一個(gè)短的返回路徑。下面所說(shuō)的距離均指過(guò)孔中心距。當(dāng)一對(duì)差分信號(hào)換層時(shí)，需要放置一個(gè)stitching via ，比如 CPU時(shí)鐘信號(hào)；當(dāng)單根信號(hào)換層時(shí)，需要放置一個(gè)stitchingvia，比如一根單端的時(shí)鐘信號(hào)；當(dāng) 3根單端信號(hào)換層時(shí)，需要放置一個(gè)stitchingvia，比如一組地址總線(xiàn)；當(dāng)在 DIMM區(qū)域使用 stitching vias 時(shí)， DIMM connector的電源和地過(guò)孔不能被當(dāng)作 stitching vias 。2.Stitching caps：用于連接兩個(gè)不同的參考層（如VSS 到 PWR ），放置時(shí)要求盡可能靠近信號(hào)換層過(guò)孔

7、。Stitching cap 為信號(hào)提供一個(gè)短的返回路徑。下面所說(shuō)的距離均指信號(hào)所跨分割的中心到縫合電容的PCB 焊盤(pán)邊緣的距離。當(dāng)一對(duì)差分信號(hào)換層時(shí)，需要放置一個(gè)stitching cap ，比如 CPU 時(shí)鐘信號(hào)； 當(dāng) 4 根差分對(duì)信號(hào)換層時(shí)，需要放置一個(gè)stitching cap ，其位置在4 對(duì)差分信號(hào)的正中間；當(dāng)單根信號(hào)換層時(shí)，需要放置一個(gè)stitchingcap，比如一根單端的時(shí)鐘信號(hào)；當(dāng)3 根單端信號(hào)換層時(shí)，需要放置一個(gè)stitching cap ，比如一組地址總線(xiàn)。3. 下面是一些添加 stitching vias/caps 的例子。1) 換參考層（相同 net）：當(dāng)信號(hào)由于換

8、層導(dǎo)致參考層變化（參考層網(wǎng)絡(luò)相同，比如同是 VSS）時(shí)，使用縫合過(guò)孔連接兩個(gè)參考層，為信號(hào)提供一條短的返回路徑。2)換參考層（不同 net）相同層：使用 1 個(gè) 0.1uF 或者更小封裝的縫合電容。 該電容距離走線(xiàn)跨層的分割不能超過(guò)0.01uF 的 0402 或者1.27mm（ 50mil ）。換參考層（不同net）不同層：當(dāng)信號(hào)由于換層導(dǎo)致參考層變化時(shí)，使用者 0.01uF 的 0402 或者更小封裝的縫合電容。該電容應(yīng)盡可能靠近換層處。1 個(gè)0.1uF或時(shí)鐘信號(hào)：時(shí)鐘線(xiàn)是對(duì)EMC 影響最大的因素之一。在時(shí)鐘線(xiàn)上應(yīng)少打孔，盡量避免和其他信號(hào)并行走線(xiàn)，且應(yīng)遠(yuǎn)離一般信號(hào)線(xiàn)，避免對(duì)信號(hào)線(xiàn)的干擾。同

9、時(shí)應(yīng)避開(kāi)板上的電源模塊，避免干擾。應(yīng)盡量避免靠近輸出接口，防止高頻時(shí)鐘耦合到輸出的 cable 線(xiàn)上并沿線(xiàn)發(fā)射出去。 時(shí)鐘芯片下方各層均不可走線(xiàn)， 其下方頂層鋪銅接地， 底層一般鋪設(shè)時(shí)鐘芯片電源的銅箔。對(duì)于簡(jiǎn)單的單、雙層板，由于沒(méi)有電源層和地層，時(shí)鐘走線(xiàn)可參考下圖：晶體下方不應(yīng)走線(xiàn)， 在其下方鋪銅接地， 如果晶體是金屬外殼，應(yīng)將其外殼接地。 如果沒(méi)有特別指明， 晶體走線(xiàn)長(zhǎng)度不應(yīng)超過(guò) 1inch。晶體走線(xiàn)應(yīng)遠(yuǎn)離其他信號(hào)， 最好能用 GND 進(jìn)行隔離。晶體應(yīng)遠(yuǎn)離板邊緣、 IO 接口、熱源、電源等噪聲大的區(qū)域。差分信號(hào)： 差分信號(hào)的走線(xiàn)關(guān)鍵點(diǎn)就是等長(zhǎng)等距。 下圖是差分信號(hào)走線(xiàn)的要求。 等距這個(gè)要求，

10、 除了走線(xiàn)主區(qū)域外， 管腳或者過(guò)孔出來(lái)的區(qū)域也要特別注意， 盡可能減小不等距的長(zhǎng)度。差分信號(hào)對(duì)之間間距至少 20mil ，即使中間有包地，也要滿(mǎn)足 20mil 的間距要求。 一般有多余空間的情況下，可將間距加大到 50mil 。差分組內(nèi)線(xiàn)長(zhǎng)匹配時(shí)，應(yīng)在不匹配的一端進(jìn)行補(bǔ)償，不要在走線(xiàn)中間進(jìn)行補(bǔ)償。差分走線(xiàn)還要注意對(duì)稱(chēng)，差分對(duì)組內(nèi)過(guò)孔盡量靠近，線(xiàn)寬也要注意，滿(mǎn)足阻抗要求。蛇形線(xiàn)： 為滿(mǎn)足時(shí)序規(guī)范要求， 一些走線(xiàn)必須使用蛇形線(xiàn)來(lái)控制線(xiàn)長(zhǎng)， 以滿(mǎn)足需要的建立和保持時(shí)間。一般要走蛇形線(xiàn)的信號(hào)， design guide 中一般會(huì)給出具體的蛇形線(xiàn)自身線(xiàn)距。如果沒(méi)有特別說(shuō)明，蛇形線(xiàn)自身線(xiàn)距要滿(mǎn)足 3W 、

11、3H 要求。 W 是指蛇形線(xiàn)的線(xiàn)寬，H 是指蛇形線(xiàn)到其參考平面的高度。 對(duì)于差分信號(hào)的蛇形線(xiàn)要求， 請(qǐng)參考差分信號(hào)中的圖示要求。蛇形線(xiàn)僅是時(shí)序方面的要求，如果沒(méi)有此要求，不能走蛇形線(xiàn)。不滿(mǎn)足蛇形線(xiàn)的自身線(xiàn)距要求，往往容易導(dǎo)致錯(cuò)誤的飛行時(shí)間（flight time ），如下圖所示：ESD： ESD 器件應(yīng)盡量靠近接口放置，走線(xiàn)時(shí)應(yīng)注意串聯(lián)在走線(xiàn)中。GND Guard Trace/Shape：對(duì)一些特殊信號(hào)進(jìn)行包地處理，如R、 G、 B、 V 、H 信號(hào)等等。包地時(shí)注意每隔一段距離要打孔連接到內(nèi)層GND ，這些孔要彼此錯(cuò)開(kāi)，避免參考平面不連續(xù)。如果沒(méi)有特別說(shuō)明，一般R、G、B 、V、H 信號(hào)的包地

12、線(xiàn)每隔500750mil打孔接地，其他信號(hào)一般5001000mil 打孔接地。對(duì)于一些關(guān)鍵信號(hào)，有特殊阻抗要求的，不能包地，因?yàn)榘氐?Trace 或者銅箔會(huì)引起信號(hào)線(xiàn)的阻抗變化，如 USB。GND GuardTrace 的最主要目的就是強(qiáng)制加大信號(hào)線(xiàn)距。GND Guard Trace 的線(xiàn)寬以及與信號(hào)的線(xiàn)距，如果沒(méi)有特別說(shuō)明，可以使用5mil ： 5mil 。使用 GND Guard Trace/Shape ，要注意在每段開(kāi)始和結(jié)束的地方通過(guò)GND 過(guò)孔進(jìn)行端接，避免成為天線(xiàn)。BUS 走線(xiàn)：一般的BUS 有 FSB、內(nèi)存、 PCI 、IDE 等等。有些BUS 內(nèi)部也有劃分，比如內(nèi)存，有時(shí)鐘、

13、數(shù)據(jù)、命令、控制信號(hào)等等。類(lèi)似的 BUS 走線(xiàn)，一般會(huì)要求同組信號(hào)同層走線(xiàn)。不同的 BUS 之間，有一定的線(xiàn)距要求，如果沒(méi)有特別指明，一般要求這個(gè) BUS 間距至少 20mil 。而時(shí)鐘和 USB 的信號(hào)，一般會(huì)要求線(xiàn)距在 50mil 以上。Chassis GND ：在后接口下方各走線(xiàn)層鋪設(shè)銅箔連接各接口的GND管腳，并且每隔500mil打孔連接各層。關(guān)于銅箔：1.增加電感與銅箔的連接數(shù)。注意軟件bug，通過(guò) trace 增加連接數(shù)后，如果對(duì)shape有任何操作（會(huì)refresh shape），會(huì)丟失部分連接。2. 銅箔距離太近，一般建議使用20mil 間距。3. 銅箔的 thermal re

14、lief 不能設(shè)置太大，否則焊盤(pán)與大片銅箔全部連在一起不利于焊接。不管 SMT pin 還是 Through pin ，都不能使用 full connect ，焊接時(shí)熱量極易傳到銅箔上，影響焊接溫度。4. 銅箔上的過(guò)孔不能太密集，大概500mil 的間距就可以了。如果走線(xiàn)空間不夠，過(guò)孔必須密集放置，最好能錯(cuò)開(kāi)放置這些過(guò)孔，以免破壞內(nèi)層VCC/GND 的完整性。5. 大面積銅箔請(qǐng)采用網(wǎng)格銅，如硬盤(pán)下方空白區(qū)域。6.空白區(qū)域鋪銅接地，但是盡量不要連接通孔GND 管腳，較小或者可能出現(xiàn)較多碎銅的銅箔則不要考慮。7. 外層 1 2 根細(xì)走線(xiàn)附近需要鋪銅接地，避免單根走線(xiàn)蝕刻太多。8.注意銅箔的瓶頸處是

15、否滿(mǎn)足電流要求，走線(xiàn)層要注意， VCC 層的 plane 也不能忽略。9. 內(nèi)層的銅箔應(yīng)該與 anti-etch 的外沿重合。10.注意銅箔的邊角，避免直角shape，尤其是邊角處有焊盤(pán)時(shí)，避免出現(xiàn)out of dateshape。11. 一般是使用動(dòng)態(tài)銅箔，能夠自動(dòng)避讓。但是在鋪設(shè)銅箔后，要檢查銅箔的連續(xù)性、是否出現(xiàn)一些無(wú)用的銅箔區(qū)域、從而成為天線(xiàn)。12. 大面積的銅箔要避免， 焊接后印制板易翹曲， 并且部分被走線(xiàn)分割的銅箔， 因?yàn)闆](méi)有在兩端進(jìn)行端接（如通過(guò)過(guò)孔連接到內(nèi)層plane），會(huì)變成天線(xiàn)。13. BGA 中間的 GND 管腳，集中在一起， 可用銅箔進(jìn)行連接， 并且通過(guò)大量過(guò)孔（至少每

16、管腳配1 個(gè)過(guò)孔）連接到內(nèi)層GNDplane。如果沒(méi)有特殊要求，BGA 與銅箔的連接線(xiàn)寬采用8mil 。14. 中間有熱焊盤(pán)的器件， 如果內(nèi)層走線(xiàn)層有空間， 可在熱焊盤(pán)下方鋪銅并通過(guò)過(guò)孔連接該熱焊盤(pán)，擴(kuò)大散熱面積。信號(hào)完整性指的是在高速產(chǎn)品中由互連線(xiàn)引起的所有問(wèn)題。這些問(wèn)題分為以下和后果：時(shí)序、噪聲（振鈴、反射、近端串?dāng)_、開(kāi)關(guān)噪聲、非單調(diào)性、地彈、衰減、容3 種影響性負(fù)載等）和電磁干擾（EMI ）。廣義的信號(hào)完整性，包括經(jīng)典的信號(hào)完整性（SI）、數(shù)據(jù)完整性（ DI ）、電源完整性（PI）、電磁完整性（EMI ）四個(gè)領(lǐng)域。電磁兼容性（ EMC ）：由于電磁干擾的原因，工作在規(guī)定的電磁環(huán)境安全范圍

17、內(nèi)的電氣和電子的系統(tǒng)、 裝置和設(shè)備， 他們的設(shè)計(jì)水平或者性能上沒(méi)有造成不可接受的下降，這種能力就是電磁兼容性。PCB 制板和生產(chǎn)的注意事項(xiàng)板外框需要倒 2mm 半徑的圓角。因?yàn)槿绻侵苯堑陌逋饪颍谶\(yùn)輸過(guò)程中，直角容易戳壞真空包裝。注意添加 TTL/RS232 跳線(xiàn)的說(shuō)明、清 CMOS 的管腳標(biāo)識(shí)等等。這些絲印，不要放在內(nèi)存下方，內(nèi)存插入后看不到的，建議放置在跳線(xiàn)器附近。調(diào)試測(cè)試點(diǎn)：方便硬件調(diào)試使用，在原理圖中添加，布局布板放置時(shí)，需靠近對(duì)應(yīng)電源模塊放置， 且需要考慮調(diào)試時(shí)候操作的方便性，一般在頂層放置，不能放在四周都是直插件的地方。在原理圖中一般位號(hào)為T(mén)P* 的就是調(diào)試測(cè)試點(diǎn)。針床測(cè)試點(diǎn)： 方便工廠(chǎng)調(diào)試段進(jìn)行電壓的自動(dòng)