數(shù)字電路期末總復(fù)習(xí)知識點歸納詳細

1、第1章數(shù)字邏輯概論一、進位計數(shù)制1十進制與二進制數(shù)的轉(zhuǎn)換2二進制數(shù)與十進制數(shù)的轉(zhuǎn)換3. 二進制數(shù)與16進制數(shù)的轉(zhuǎn)換二、根本邏輯門電路第2章邏輯代數(shù)表示邏輯函數(shù)的方法，歸納起來有：真值表，函數(shù)表達式，卡諾圖，邏輯圖及波形 圖等幾種。一、邏輯代數(shù)的根本公式和常用公式1) 常量與變量的關(guān)系A(chǔ) +0=A與A 1 AA +1= 1 與 A 0 0A A = 1 與 A A = 02) 與普通代數(shù)相運算規(guī)律a. 交換律：A +B = B + AA B B Ab. 結(jié)合律：(A + B) + C = A + (B +C)(A B) C A (B C)C.分配律：A (B C) = A B A CA B C

2、(A B)()A C)3) 邏輯函數(shù)的特殊規(guī)律a. 同一律：A +A + Ab. 摩根定律：A B A B , A B A Bb.關(guān)于否認的性質(zhì)人=A二、邏輯函數(shù)的根本規(guī)那么代入規(guī)那么 在任何一個邏輯等式中，如果將等式兩邊同時出現(xiàn)某一變量A的地方，都用一個函數(shù)L表示，那么等式仍然成立，這個規(guī)那么稱為代入規(guī)那么例如：A歹飛 ABC可令L= B C那么上式變成A L A L = A L A B C三、邏輯函數(shù)的：一一公式化簡法公式化簡法就是利用邏輯函數(shù)的根本公式和常用公式化簡邏輯函數(shù)，通常，我們將邏輯函數(shù)化簡為最簡的與一或表達式1) 合并項法：利用A +A A 1或A BABA,將二項合并為一項，

3、合并時可消去一個變量例如：L= ABC ABC AB(C C) AB2) 吸收法利用公式A A B A，消去多余的積項，根據(jù)代入規(guī)那么 A B可以是任何一個復(fù)雜的邏輯 式例如化簡函數(shù)1= AB Ad BE解：先用摩根定理展開：Ab = a b再用吸收法L= Ab ad be=A B AD BE=(A AD) (B BE)=A(1 AD) B(1 BE)=A B3) 消去法利用A AB A B 消去多余的因子例如，化簡函數(shù)L= AB AB ABE ABC解：L = AB AB ABE ABC=(AB ABE) (AB ABC)=A(B BE) A(B BC)=A(B C)(B B) A(B B)

4、(B C)A(BC)A(BC)ABACABACABABC4) 配項法利用公式ABAC BC ABA C將某一項乘以(A A ),即乘以1 ,然后將其折成幾項, 再與其它項合并。例如：化簡函數(shù)1= AB BC BC AB解：L = AB BC BC AB=A B B C (A A)BC AB(C C)=A B B C ABC ABC ABC ABC=(A B ABC) (B C ABC) (ABC ABC)=A B(1 C) BC(1 A) AC(B B)=A B BC AC2應(yīng)用舉例將以下函數(shù)化簡成最簡的與-或表達式1)L= ABBDDCEDA2)L= ABBCAC3)L= ABACBC AB

5、CD解:1)L= ABBDDCE DA=AB D(B A) DCE=AB DBA DCE=ABdaBDCE= (ABD)(AB AB) DCE=ABD DCE=ABD2) L= ABBC AC=AB(CC)BCAC=ABCABCBCAC=AC(1B)BC(1A)=ACBC3) L= AB AC BCABCD=AB AC BC(A A) ABCD=AB AC ABC ABC ABCD=(AB ABC ABCD) (AC ABC)=AB(1 C CD) AC(1 B)=AB AC四、邏輯函數(shù)的化簡一卡諾圖化簡法：卡諾圖是由真值表轉(zhuǎn)換而來的，在變量卡諾圖中，變量的取值順序是按循環(huán)碼進行 排列的，在與

6、一或表達式的根底上，畫卡諾圖的步驟是：1畫出給定邏輯函數(shù)的卡諾圖，假設(shè)給定函數(shù)有 n個變量，表示卡諾圖矩形小方塊有2n 個。2在圖中標出給定邏輯函數(shù)所包含的全部最小項，并在最小項內(nèi)填1,剩余小方塊填0.用卡諾圖化簡邏輯函數(shù)的根本步驟：1畫出給定邏輯函數(shù)的卡諾圖2合并邏輯函數(shù)的最小項3.選擇乘積項，寫出最簡與一或表達式選擇乘積項的原那么： 它們在卡諾圖的位置必須包括函數(shù)的所有最小項每個乘積項所包含的因子也應(yīng)該是最少的BC 選擇的乘積項總數(shù)應(yīng)該最少ABCABC3：1 11BCACDABCAB、000111100011011111111011A . 00011110Abd abc例1用卡諾圖化簡函數(shù)

7、L= ABC ABC 解：1.畫出給定的卡諾圖2選擇乘積項：L= AC BC ABC例2.用卡諾圖化簡1= F(ABCD) BCD解：1畫出給定4變量函數(shù)的卡諾圖2. 選擇乘積項設(shè)到最簡與一或表達式1= BC例3用卡諾圖化簡邏輯函數(shù)m0m11m31m2m41m51.m71m6m12m131m15m11 ,m8m9mum11AB_0001111000011110L= m(1,3,4,5,7,10,12,14)解：1畫出4變量卡諾圖2.選擇乘積項，設(shè)到最簡與一或表達式L= AD BCD ACD第3章邏輯門電路門電路是構(gòu)成各種復(fù)雜集成電路的根底， 本章著重理解TTL和CMOS兩類集成電路 的外部特性

8、：輸出與輸入的邏輯關(guān)系，電壓傳輸特性。1. TTL與CMOS的電壓傳輸特性開門電平Von 保證輸出為額定低電平時所允許的最小輸入高電平值在標準輸入邏輯時，Von = 1.8V關(guān)門Voff 保證輸出額定咼電平90%的情況下，允許的最大輸入低電平值，在標準輸入邏輯時，Voff = 0.8 VV|L 為邏輯0的輸入電壓典型值V|L = 0.3VV|H 為邏輯1的輸入電壓典型值V|h = 3.0VVoh 為邏輯1的輸出電壓典型值Voh = 3.5VVOL 為邏輯 0 的輸出電壓典型值Vol = 0.3V對于 TTL ：這些臨界值為 VoH min 2.4V， VoL max 0.4VV|H min2.

9、0V , V|Lmax0.8V低電平噪聲容限： VNLVoFFV|L高電平噪聲容限： VNHV|HVoN例：74 LS 00 的 Voh (min)2.5VV°l(出最小)0.4VV|H ( min )2.0V V|L(max)0.7V它的高電平噪聲容限vnhVIHvon = 3 1.8= 1.2V它的低電平噪聲容限Vnl Voff Vil = 0.8 0.3= 0.5 V2. TTL與COMS關(guān)于邏輯0和邏輯1的接法74HC 00為CMOS與非門采用+5V電源供電，輸入端在下面四種接法下都屬于邏輯0 輸入端接地 輸入端低于1.5V的電源 輸入端接同類與非門的輸出電壓低于 0.1V

10、輸入端接 10K 電阻到地74LS00為TTL與非門，采用+5V電源供電，采用以下4種接法都屬于邏輯1 輸入端懸空 輸入端接高于2V電壓 輸入端接同類與非門的輸出高電平 3.6V 輸入端接 10K 電阻到地第4 章 組合邏輯電路、組合邏輯電路的設(shè)計方法 根據(jù)實際需要，設(shè)計組合邏輯電路根本步驟如下：1邏輯抽象 分析設(shè)計要求，確定輸入、輸出信號及其因果關(guān)系 設(shè)定變量，即用英文字母表示輸入、輸出信號 狀態(tài)賦值，即用0和1表示信號的相關(guān)狀態(tài) 列真值表，根據(jù)因果關(guān)系，將變量的各種取值和相應(yīng)的函數(shù)值用一張表格一一列舉， 變量的取值順序按二進制數(shù)遞增排列。2化簡 輸入變量少時，用卡諾圖 輸入變量多時，用公式

11、法3寫出邏輯表達式，畫出邏輯圖 變換最簡與或表達式，得到所需的最簡式 根據(jù)最簡式，畫出邏輯圖例，設(shè)計一個8421BCD檢碼電路，要求當輸入量 ABCDV3或7時，電路輸出為高電平, 試用最少的與非門實現(xiàn)該電路。解：1.邏輯抽象 分由題意，輸入信號是四位8421 BCD碼為十進制，輸出為高、低電平； 設(shè)輸入變量為DCBA，輸出變量為L; 狀態(tài)賦值及列真值表由題意，輸入變量的狀態(tài)賦值及真值表如下表所示ABCDL0000100011001010011001000010100110001110,100011001110101011XCDAB 0001111000011111010000112化簡由于變

12、量個數(shù)較少，幫用卡諾圖化簡3. 寫出表達式經(jīng)化簡，得到L A BD ABC4. 畫出邏輯圖二、用組合邏輯集成電路構(gòu)成函數(shù)74LS151的邏輯圖如右圖圖中，E為輸入使能端，低電平有效 S2S1So為地址輸入端,Do Dy為數(shù)據(jù)選擇輸入端，Y、Y互非的輸出端，其菜單如下表。D0 S2 S1 S0D1 S2 S1S0D2S2SlS0D7S2SIS3mi Di其中mi為S2S1S0的最小項Di為數(shù)據(jù)輸入當Di = 1時，與其對應(yīng)的最小項在表達式中出現(xiàn)當Di = 0時，與其對應(yīng)的最小項那么不會出現(xiàn)利用這一性質(zhì)，將函數(shù)變量接入地址選擇端，就可實現(xiàn)組合邏輯函數(shù)。利用入選一數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)

13、L ABC ABC AB解：1將函數(shù)變換成最小項表達式L= ABCABCAB=AbcABCAB(CC)=ABCABCABCabC2)將LABCABCABC ABC 轉(zhuǎn)換成74LS151對應(yīng)的輸出形式Y(jié)i7m在表達式的第1項ABC中A為反變量，E、C為原變量，故 ABC = 011 m3ABC，中A、C為反變量，為B原變量，故ABC = 10174LS151同理ABC=111m7ABC=110m6這樣L =口3。3 訃5口6。6將 74LS151 中 m d3、D5、D即d3D5D6D7=1在表達式的第2項口7。7Do、D1、D2、D4 取 0, 即 卩 DoD16、D7 取 1由此畫出實現(xiàn)函數(shù)

14、L= ABC ABCD2ABCD4 = 0D1D2D3D4D5D6D7S2 S1 SoABCABC的邏輯圖如以下圖示。第5章 鎖存器和觸發(fā)器一、觸發(fā)器分類：根本R-S觸發(fā)器、同步RS觸發(fā)器、同步D觸發(fā)器、從R-S觸發(fā)器、主從JK觸發(fā)器、邊沿觸發(fā)器上升沿觸發(fā)器D觸發(fā)器、JK觸發(fā)器 下降沿觸發(fā)器D觸發(fā)器、JK觸發(fā)器二、觸發(fā)器邏輯功能的表示方法觸發(fā)器邏輯功能的表示方法，常用的有特性表、卡諾圖、特性方程、狀態(tài)圖及時序圖。對于第5章 表示邏輯功能常用方法有特性表，特性方程及時序圖對于第6章 上述5種方法其本用到。三、各種觸發(fā)器的邏輯符號、功能及特性方程1根本R-S觸發(fā)器邏輯符號特性方程：SQQn 1 S

15、 RQnRQR S 0 約束條件邏輯功能假設(shè)R1,S0,那么 Qn 1 0假設(shè)R0,S0,那么 Qn1 1假設(shè)R1,S0,那么 Qn1 Qn假設(shè)R1,S1,那么Q Q = 1 不允許出現(xiàn)2.同步RS觸發(fā)器Qn 1 SRQn CP= 1期間有效假設(shè)R1,S0 ,那么 Qn 10R S 0約束條件假設(shè)R0,S0 ,那么 Qn1 1假設(shè)R1,S0，那么 Qn 1 Qn假設(shè)R1,S1，那么Q Q = 1處于不穩(wěn)定狀態(tài)3.同步D觸發(fā)器DD SET Q QCP>CLR Q 特性方程Qn 1 D CP=1期間有效一'4主從R-S觸發(fā)器特性方程Qn 1 S RQn作用后千°C >

16、R- R l -QR S 0 約束條件'邏輯功能Note: CP作用后指CP由0變?yōu)?,再由1變?yōu)?時 5主從JK觸發(fā)器特性方程為：邏輯功能假設(shè) J 1,K0,假設(shè) J 0,K 1 ,假設(shè) J 1,K 0 ,假設(shè) J 1,K 1 ,Qn 1 JQn KQn CP 作用后CP作用后,CP作用后,CP作用后,CP作用后,QnQ 保持Qn翻轉(zhuǎn)J |QK CLR iQ假設(shè)R1,S0 , CP作用后，Qn 10假設(shè)R0,S1, CP作用后，Qn 1 1假設(shè)R0,S0 , CP作用后,Qn 1 Qn假設(shè)R1,S1, CP作用后，處于不穩(wěn)定狀態(tài)7.邊沿觸發(fā)器邊沿觸發(fā)器指觸發(fā)器狀態(tài)發(fā)生翻轉(zhuǎn)在 CP產(chǎn)生

17、跳變時刻發(fā)生,邊沿觸發(fā)器分為：上升沿觸發(fā)和下降沿觸發(fā)1邊沿D觸發(fā)器上升沿D觸發(fā)器 其特性方程Qn 1 D CP上升沿到來時有效下降沿D觸發(fā)器DQ _CLR -Q9'QDCPDQL.Q:JCLR QQQDCP其特性方程Qn 1 D CP下降沿到來時有效2邊沿JK觸發(fā)器JJ 一 Qr*KK CLR QI)上升沿JK觸發(fā)器 其特性方程Qn 1 JQn KQn CP上升沿到來時有效其特性方程Qn 1 JQn KQn CP下降沿到來時有效)J一/ CPcKJ T 卜K clr ： Q3T觸發(fā)器上升沿T觸發(fā)器其特性方程Qn 1 T QnCP上升沿到來時有效QQTCP下降沿T觸發(fā)器其特性方程：Qn

18、1 T QnCP下降沿到來時有效TCPQQ例：設(shè)圖A所示電路中，A端的波形如圖E所示，試畫出Q及E端波形，設(shè)觸發(fā)器初始狀態(tài)為0.由于所用觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器,其特性方程為Qn 1D = QnCP下降沿到來時B =CP= A Qnti時刻之前Qn 1 , Qn = 0,A= 0下降沿JK觸發(fā)器CP=B=0 0=0ti時刻到來時Qn 0 ,A= 1CP=B=1 0=1 Qn 0 不變t2時刻到來時A= 0, Qn 0 ,故 B=CP=0,當 CP 由 1 變?yōu)?0 時，Qn 1 Qn = 0當 Qn 11,而 A=0 CP=1t3 時刻到來時，A=1 , Qn 1 CP=A Qn=0當 C

19、P= 0 時，Qn 1 刁=0當 Qn1 0 時，由于 A=1，故 CP= A Qn=1圖At1t2 t3 t4圖E假設(shè)電路如圖C所示，設(shè)觸發(fā)器初始狀態(tài)為0, C的波形如圖D所示，試畫出Q及E端的波形當特性方程Qn1 D = Qn CP下降沿有效t1 時刻之前，A=0,Q=0, CP=B=a Qn 1t1 時刻到來時A= 1 ,Qn 0 故 CP=B=A Qn 1 0 0當CP由1變?yōu)?時，Qn1刁=1當Qn = 1時，由于A=1,故CP= 1 1, Qn不變t2 時刻到來時，A = 0, Qn = 1,故 CP=B= A 1 0此時，CP由1變?yōu)?時，Qn1 & = 0當Qn = 0

20、時，由于A= 0故CP=0 0=1t3時刻到來時，由于 A=1，而Qn = 0,故CP= A Qn 0當CP由1變?yōu)?時，Qn1 Qn = 1當0= 1 時，由于A= 1,故 CP = B= 1 1 1Bt1t2 t3 t4A_rm QCnnnnr例：試寫出如圖示電路的特性方程，并畫出如圖示給定信號CP、A、E作用下Q端的波形，設(shè)觸發(fā)器的初始狀態(tài)為0.QQ解：由題意該觸發(fā)器為下降沿觸發(fā)器 JK觸發(fā)器其特性方程Qn 1 JQn KQn CP下降沿到來時有效由JK觸發(fā)器功能：J=1,K=0CP作用后QJ=0,K=0CP作用后QJ=0,K=0CP作用后QJ=1,K=1CP作用后Q1n1n1n1n其中

21、J A B K A BQnQnt1 t2t3t4t5 h hiiI ain n ii inwF dI iII*it ¥I t ib Ii dI屛I III*i hI II I 9V 4I h hiiii uill nn h aaincp i' ' " L 丨L1! : H-HH I： I一H H-!M hl i I* 4 ' I i I I i i <i |A I n I I I I « JA B JK=F >PI n>I l時序邏輯電路分類、時序邏輯電路分類時序邏輯電路分為同步時序邏輯電路和異步時序邏輯電路，時序邏輯電路

22、通常由組合 邏輯電路和存貯電路兩局部組成。二、同步時序電路分析 分析步驟：確定電路的組成局部 確定存貯電路的即刻輸入和時序電路的即刻輸出邏輯式 確定電路的次態(tài)方程 列出電路的特性表和驅(qū)動表 由特性表和驅(qū)動表畫出狀態(tài)轉(zhuǎn)換圖 電路特性描述。例：分析如以下圖示同步時序電路的邏輯功能解：確定電路的組成局部該電路由2個上升沿觸發(fā)的T觸發(fā)器和兩個與門電路組成的時序電路 確定存貯電路的即刻輸入和時序電路的即刻輸出存貯電路的即刻輸入：對于FF。: To A對于 FFi : To AQ；時序電路的即刻輸出：I aq'qO1 確定電路的狀態(tài)方程對于 FF。: Qgn 1 A Qn對于 FF1 : Q；11

23、 (AQ°n) Q； 列出狀態(tài)表和真值表由于電路有2個觸發(fā)器,故可能出現(xiàn)狀態(tài)分別為00、 01、10、11S000S1Q0Qd01S2Qd10S3Q；Q011設(shè)nQ1nQ0n+1n+1Q1 Qo / zA=0A=1000 0/00/0010/0101010少0111y001nnQ1Q0n+1n+1Q1 Q0 / zA=0A=1S0Sy0S/0S1S/0S/0S2S/0S/0S3S0S/1F0Q1Q0A J電路狀態(tài)圖為00S0>1 01 0S1電路的特性描述A=0時停止計數(shù)。由狀態(tài)圖，該電路是一個可控模 4加法計數(shù)器，當A=1時，在CP上升沿到來后電路狀 態(tài)值加1, 一旦計數(shù)到1

24、1狀態(tài)，丫=1，電路狀態(tài)在下一個CP上升沿加到00,輸出信號Y 下降沿可用于觸發(fā)器進位操作，當例：試分析以下圖示電路的邏輯功能解：確定電路的組成局部該電路由3個上升沿觸發(fā)的D觸發(fā)器組成確定電路的太方程對于 FF。: Qn 1 Do對于 FFj : Q；1 1 D1對于 FF2 : Q； 1 D2q2 CP上升沿到來有效Q0 CP上升沿到來有效Q； CP上升沿到來有效nQ2nQ1nQ 0n+1Q2n+1Q1n+1Q 0000001001011010101011111100000101010110100111110列出狀態(tài)轉(zhuǎn)換真值表由狀態(tài)表轉(zhuǎn)換真值表畫出如以下圖示狀態(tài)圖So、3、S3、S7、S6、

25、S4這6個狀態(tài)，形成了主循環(huán)電路，S2、S5為無效循環(huán)有效循環(huán)無效循環(huán) 邏輯功能分析由狀態(tài)圖可以看出，此電路正常工作時，每經(jīng)過 6個時鐘脈沖作用后，電路的狀態(tài)循環(huán) 一次，因此該電路為六進制計數(shù)器，電路中有 2個無效狀態(tài)，構(gòu)成無效循環(huán)，它們不能 自動回到主循環(huán)，故電路沒有自啟動能力。三、同步時序電路設(shè)計同步時序設(shè)計一般按如下步驟進行：1根據(jù)設(shè)計要求畫出狀態(tài)邏輯圖；2狀態(tài)化簡；3狀態(tài)分配；4選定觸發(fā)器的類型，求輸出方程、狀態(tài)方程和驅(qū)動方程；5根據(jù)方程式畫出邏輯圖；6檢查電路能否自啟動，如不能自啟動，那么應(yīng)采取措施加以解決。例：用JK觸發(fā)器設(shè)計一同步時序電路，其狀態(tài)如下表所示，分析如圖示同步時序電路

26、。nQ 2nQ 1H+1Q 2H+1Q 1才亍A=0A=10001/011/00110/000/01011/001/01100/110/1解:由題意，狀態(tài)圖，狀態(tài)表。故進行狀態(tài)分配及求狀態(tài)方程，輸出方程。由于有效循環(huán)數(shù)N=4，設(shè)觸發(fā)器個數(shù)為K,那么2k > 4得到K=2.應(yīng)選用2個JK觸發(fā)器，將狀態(tài)表列為真值表，求狀態(tài)方程及輸出方程。AnQ 1nQ 0n+1Q2vZ+1Y1Y000010001100010110011001100110101000110010111101n n Q1Q0A、0001111000010-,n nY= Q1Q01A001nQ；Q1Q0 001的卡偌圖：01 1

27、1 1001001_ n+1nQo =Q011001的卡偌圖:Q；1的卡偌圖:11 100 I 11 0Q1Q0A 00010 I 11 0Q：1 aQ AQ：Q(n AQ7Q01 AQnQ；= (AQ； AQ01 )Q1n (AQ01 AQ01 )Q；=(A Q0) Q； (A Q0)Q：將q；1 Q!Q1n1(A Q/)Q7 (A Q°n)Q；分別寫成JK觸發(fā)器的標準形式:Q： 1 J Q KQn對于 Ff。：Q0 1 1 Q0 1 Q0得到 Jo=1, Ko=1對于方程 Q； 1( A Qon) Q (A Qo)Q1n得到 J1=A QonK1 = A Q°n畫出邏輯

28、圖，選用上升沿觸發(fā)的JK觸發(fā)器GND觸發(fā)輸出復(fù)cc放電閥值 控制電壓第八章脈沖波形的變換與產(chǎn)生555定時器及其應(yīng)用1電路結(jié)構(gòu)及工作原理555定時器內(nèi)部由分壓器、 電壓比擬器、RS鎖存器觸發(fā)器和 集電極開路的三極管T等三局部組成, 其內(nèi)部結(jié)構(gòu)及示意圖如圖22a、22b圖22b引腳圖所示。在圖22b中，555定時器是 8引腳芯卡，放電三極管為外接電 路提供放電通路，在使用定時 器時，該三極管集電極第7腳一般要接上拉電阻，C1為反相比擬器，C2為同相比擬器，比擬器的基準電壓由 電源電壓Vcc及內(nèi)部電阻分壓控制電壓VCO閥值輸入VI1Vcc電源4 Rd復(fù)位=n5KIQ5KVR

29、2V R1R0*-0-&GiS0比決定，在控制VCO 第5腳21懸空時，VrVcc、Vr2 -Vcc；33如果第5腳外接控制電壓，那么 VR VcO、VR2 Vco，2觸發(fā)輸入VI2V cc放電端zi n-5KinQG210G300VO3輸出G4Rd端第4腳是復(fù)位端，只要Rd端加上低電平，輸出端第3腳立即R& da £ Ka ：mb & B IB!> ibK m aaaSi& K 8mi1 <m aSa cB iB 亠. da Aa M aB mm SS Aa S3 m圖22a 555定時器的電路結(jié)構(gòu) 被置成低電平，不受其它輸入狀態(tài)的影響，

30、因此正常工作時必須使Rd端接高電平。由圖22a, G1和G2組成的RS觸發(fā)器具有復(fù)位控制功能，可控制三極管T的導(dǎo)通和截止由圖22a可知，當Vi1>VR1 即Vi1>當Vi1>VR1 即Vi1>-Vcc 時，比擬器c輸出Vr 1當Vi-<VR2 即Vi- Vcc 時，比擬器c-輸出Vs3G1、G-輸出 Q= 1， Q 1同進T截止，G4輸出為高電平這樣，就得到了表2所示555功能表。2.應(yīng)用1用555構(gòu)成單穩(wěn)態(tài)觸發(fā)器 其連接圖如圖23所示。Vcc 時，比擬器G輸出Vr 031當Vi2>VR2 即Vi2 -Vcc 時，比擬器C2輸出Vs 13RS觸發(fā)器Q= 0G

31、3輸出為高電平，三極管T導(dǎo)通，輸出為低電平V。 0 21當Vi1<VR1即Vi1<Vcc ，Vi2-Vcc時，比擬器G輸出高電平，Vr1，C2輸出為低電平Vs033根本RS觸發(fā)器Q= 1，G3輸出為低電平，三極管T截止，同時G4輸出為高電平麗VI1V|-VoT的狀態(tài)0XX0導(dǎo)通1JVcc3Vcc0導(dǎo)通1Vcc"3vcc1截止1/ yVccV -3Vcc1截止1< 孑Vcc3 Vcc不變不變表2 555定時器功能表0假設(shè)將其第2腳V-作為觸發(fā)器信號的輸入端，第8腳外接電阻R是第7腳;第7腳與第1腳之間放電端V c觸發(fā)輸入V I284765553215+5VVVCttw

32、_2 V CC0.01uF圖23用555定時器接成的單穩(wěn)態(tài)觸發(fā)器圖24工作波形1假設(shè)觸發(fā)輸入端施加觸發(fā)信號Vi Vcc，觸發(fā)器翻轉(zhuǎn)，電路進入暫穩(wěn)態(tài)，Vo輸出為高電平，3電三極管T截止，此后電容C充電至Vc 2Vcc時，電路又發(fā)生翻轉(zhuǎn)，Vo為低電平，放電三極管導(dǎo)通,3且放電容C放電，電路恢復(fù)至穩(wěn)定狀態(tài)。其工作波形如圖24所示。tw RCl n3 1.1RC2用555構(gòu)成施密特觸發(fā)器將555定時器的Vii和兩個輸入端連在一起作為信號輸入端，即可得到施密特觸發(fā)器， 如圖25所示，施密特觸發(fā)器能方便地將三角波、 正弦波變成方波。IR 1 100KcSR3 10K84+5V+65552 100由于555內(nèi)部比擬器C1和C2的參考電壓不同，因而根本RS觸發(fā)器的置0信號 和置1信號必然發(fā)