PCB布線基礎(chǔ)技巧問答

1、1、高頻信號布線時要注意哪些問題？1.信號線的阻抗匹配；2.與其他信號線的空間隔離；3.對于數(shù)字高頻信號，差分線效果會更好；2、 在布板時，如果線密，過孔就可能要多，當然就會影響板子的電氣性能，請問怎樣提高板子的電氣性能？對于低頻信號，過孔不要緊，高頻信號盡量減少過孔。如果線多可以考慮多層板；3、.是不是板子上加的去耦電容越多越好？去耦電容需要在合適的位置加合適的值。例如，在你的模擬器件的供電端口就進加，并且需要用不同的電容值去濾除不同頻率的雜散信號；4、一個好的板子它的標準是什么？布局合理、功率線功率冗余度足夠、高頻阻抗阻抗、低頻走線簡潔.5、通孔和盲孔對信號的差異影響有多大？應(yīng)用的原則是什

2、么？采用盲孔或埋孔是提高多層板密度、減少層數(shù)和板面尺寸的有效方法，并大大減少了鍍覆通孔的數(shù)量。但相比較而言，通孔在工藝上好實現(xiàn)，成本較低，所以一般設(shè)計中都使用通孔。6、在涉及模擬數(shù)字混合系統(tǒng)的時候，有人建議電層分割，地平面采取整片敷銅，也有人建議電地層都分割，不同的地在電源源端點接，但是這樣對信號的回流路徑就遠了，具體應(yīng)用時應(yīng)如何選擇合適的方法？ 如果你有高頻>20MHz信號線，并且長度和數(shù)量都比較多，那么需要至少兩層給這個模擬高頻信號。一層信號線、一層大面積地，并且信號線層需要打足夠的過孔到地。這樣的目的是：1、對于模擬信號，這提供了一個完整的傳輸介質(zhì)和阻抗匹配；2、地平面把模擬信號和

3、其他數(shù)字信號進行隔離；3、地回路足夠小，因為你打了很多過孔，地有是一個大平面。7、在電路板中，信號輸入插件在PCB最左邊沿，MCU在靠右邊，那么在布局時是把穩(wěn)壓電源芯片放置在靠近接插件（電源IC輸出5V經(jīng)過一段比較長的路徑才到達MCU），還是把電源IC放置到中間偏右（電源IC的輸出5V的線到達MCU就比較短，但輸入電源線就經(jīng)過比較長一段PCB板）？或是有更好的布局 ？首先你的所謂信號輸入插件是否是模擬器件？如果是是模擬器件，建議你的電源布局應(yīng)盡量不影響到模擬部分的信號完整性因此有幾點需要考慮（）首先你的穩(wěn)壓電源芯片是否是比較干凈，紋波小的電源對模擬部分的供電，對電源的要求比較高（）模擬部分和你

4、的是否是一個電源，在高精度電路的設(shè)計中，建議把模擬部分和數(shù)字部分的電源分開（）對數(shù)字部分的供電需要考慮到盡量減小對模擬電路部分的影響8、在高速信號鏈的應(yīng)用中，對于多ASIC都存在模擬地和數(shù)字地，究竟是采用地分割，還是不分割地？既有準則是什么？哪種效果更好？迄今為止，沒有定論。一般情況下你可以查閱芯片的手冊。ADI所有混合芯片的手冊中都是推薦你一種接地的方案，有些是推薦公地、有些是建議隔離地。這取決于芯片設(shè)計。9、何時要考慮線的等長？如果要考慮使用等長線的話，兩根信號線之間的長度之差最大不能超過多少？如何計算？差分線。計算思路：如果你傳一個正弦信號，你的長度差等于它傳輸波長的一半是，相位差就是1

5、80度，這時兩個信號就完全抵消了。所以這時的長度差是最大值。以此類推，信號線差值一定要小于這個值。10、高速中的蛇形走線，適合在那種情況？有什么缺點沒，比如對于差分走線，又要求兩組信號是正交的。蛇形走線，因為應(yīng)用場合不同而具不同的作用：（1）如果蛇形走線在計算機板中出現(xiàn)，其主要起到一個濾波電感和阻抗匹配的作用，提高電路的抗干擾能力。計算機主機板中的蛇形走線，主要用在一些時鐘信號中，如PCI-Clk,AGPCIK,IDE,DIMM等信號線。（2）若在一般普通PCB板中，除了具有濾波電感的作用外，還可作為收音機天線的電感線圈等等。如2.4G的對講機中就用作電感。（3）對一些信號布線長度要求必須嚴格

6、等長，高速數(shù)字PCB板的等線長是為了使各信號的延遲差保持在一個范圍內(nèi)，保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性（延遲差超過一個時鐘周期時會錯讀下一周期的數(shù)據(jù)）。如INTELHUB架構(gòu)中的HUBLink，一共13根，使用233MHz的頻率，要求必須嚴格等長，以消除時滯造成的隱患，繞線是惟一的解決辦法。一般要求延遲差不超過1/4時鐘周期，單位長度的線延遲差也是固定的，延遲跟線寬、線長、銅厚、板層結(jié)構(gòu)有關(guān)，但線過長會增大分布電容和分布電感，使信號質(zhì)量有所下降。所以時鐘IC引腳一般都接;" 端接，但蛇形走線并非起電感的作用。相反地，電感會使信號中的上升沿中的高次諧波相移，造成信號質(zhì)量惡化，所以

7、要求蛇形線間距最少是線寬的兩倍。信號的上升時間越小，就越易受分布電容和分布電感的影響。（4）蛇形走線在某些特殊的電路中起到一個分布參數(shù)的LC濾波器的作用。11、在設(shè)計PCB時，如何考慮電磁兼容性EMC/EMI，具體需要考慮哪些方面？采取哪些措施？ 好的EMI/EMC 設(shè)計必須一開始布局時就要考慮到器件的位置, PCB 疊層的安排，重要聯(lián)機的走法， 器件的選擇等。例如時鐘產(chǎn)生器的位置盡量不要靠近對外的連接器，高速信號盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射，器件所推的信號之斜率(slew rate)盡量小以減低高頻成分，選擇去耦合(decoupling/bypass)電容時注意其頻率

8、響應(yīng)是否符合需求以降低電源層噪聲。另外，注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance 盡量小)以減少輻射， 還可以用分割地層的方式以控制高頻噪聲的范圍，最后，適當?shù)倪x擇PCB 與外殼的接地點(chassis ground)。12、請問射頻寬帶電路PCB的傳輸線設(shè)計有何需要注意的地方？傳輸線的地孔如何設(shè)置比較合適，阻抗匹配是需要自己設(shè)計還是要和PCB加工廠家合作？這個問題要考慮很多因素比如PCB材料的各種參數(shù)，根據(jù)這些參數(shù)最后建立的傳輸線模型，器件的參數(shù)等阻抗匹配一般要根據(jù)廠家提供的資料來設(shè)計13、在模擬電路和數(shù)字電路并存的時候，如一半是FPGA或單片

9、機數(shù)字電路部分，另一半是DAC和相關(guān)放大器的模擬電路部分。各種電壓值的電源較多，遇到數(shù)模雙方電路都要用到的電壓值的電源，是否可以用共同的電源，在布線和磁珠布置上有什么技巧。 ？一般不建議這樣使用這樣使用會比較復雜，也很難調(diào)試14、您好，請問在進行高速多層PCB設(shè)計時，關(guān)于電阻電容等器件的封裝的選擇的，主要依據(jù)是什么？常用那些封裝，能否舉幾個例子。0402是手機常用；0603是一般高速信號的模塊常用；依據(jù)是封裝越小寄生參數(shù)越小，當然不同廠家的相同封裝在高頻性能上有很大差異。建議你在關(guān)鍵的位置使用高頻專用元件。15、一般在設(shè)計中雙面板是先走信號線還是先走地線？這個要綜合考慮在首先考慮布局的情況下，

10、考慮走線16、在進行高速多層PCB設(shè)計時，最應(yīng)該注意的問題是什么？能否做詳細說明問題的解決方案。最應(yīng)該注意的是你的層的設(shè)計，就是信號線、電源線、地、控制線這些你是如何劃分在每個層的。一般的原則是模擬信號和模擬信號地至少要保證單獨的一層。電源也建議用單獨一層。17、請問具體何時用2層板，4層板，6層板在技術(shù)上有沒有嚴格的限制？（除去體積原因）是以CPU的頻率為準還是其和外部器件數(shù)據(jù)交互的頻率為準？ 采用多層板首先可以提供完整的地平面，另外可以提供更多的信號層，方便走線。對于CPU要去控制外部存儲器件的應(yīng)用，應(yīng)以交互的頻率為考慮，如果頻率較高，完整的地平面是一定要保證的，此外信號線最好要保持等長。

11、23、1、我知道AD轉(zhuǎn)換芯片下面要做模擬地和數(shù)字地的單點連接，但如果板上有多個AD轉(zhuǎn)換芯片的情況下怎么處理呢？2、多層電路板中，多路開關(guān)（multiplexer）切換模擬量采樣時，需要像AD轉(zhuǎn)換芯片那樣把模擬部分和數(shù)字部分分開嗎？ 1。幾個ADC盡量放在一起，模擬地數(shù)字地在ADC下方單點連接；2。取決于MUX與ADC的切換速度，一般ADC的速度會高于MUX，所以建議放在ADC下方。當然，保險起見，可以在MUX下方也放一個磁珠的封裝，調(diào)試時視具體情況來選擇在哪進行單點連接。24、在常規(guī)的網(wǎng)絡(luò)電路設(shè)計中，有的采用把幾個地連在一起，又這樣的用法嗎？為什么？謝謝！不是很清楚您的問題。對于混合系統(tǒng)肯定會

12、有幾種類型的地，最終是會在一點將其連接一起，這樣做的目的是等電勢。大家需要一個共同的地電平做參考。25、PCB中的模擬部分和數(shù)字部分、模擬地和數(shù)字地如何有效處理，多謝！模擬電路和數(shù)字電路要分開區(qū)域放置，使得模擬電路的回流在模擬電路區(qū)域，數(shù)字的在數(shù)字區(qū)域內(nèi)，這樣數(shù)字就不會影響到模擬。模擬地和數(shù)字地處理的出發(fā)點是類似的，不能讓數(shù)字信號的回流流到模擬地上去。26、模擬電路和數(shù)字電路在PCB板設(shè)計時，對地線的設(shè)計有哪些不同?需要注意哪些問題？模擬電路對地的主要要求是，完整、回路小、阻抗匹配。數(shù)字信號如果低頻沒有特別要求；如果速度高，也需要考慮阻抗匹配和地完整。27、去耦電容一般有兩個，0.1和10的，

13、如果面積比較緊張的情況話，如何放置兩個電容，哪個放置背面好些？要根據(jù)具體的應(yīng)用和針對什么芯片來設(shè)計28、請問老師，射頻電路中，經(jīng)常會出現(xiàn)IQ兩路信號，請問這兩根線的長度是否需要一樣？在射頻電路里盡量使用一樣的29、高頻信號電路的設(shè)計與普通電路設(shè)計有什么不同嗎？能以走線設(shè)計為例簡單說明一下嗎？高頻電路設(shè)計要考慮很多參數(shù)的影響，在高頻信號下，很多普通電路可以忽略的參數(shù)不能忽略，因此可能要考慮到傳輸線效應(yīng) 。30、高速PCB，布線過程中過孔的避讓如何處理，有什么好的建議？高速PCB，最好少打過孔，通過增加信號層來解決需要增加過孔的需求31、問PCB板設(shè)計中電源走線的粗細如何選??？有什么規(guī)則嗎?答可以

14、參考：0.15×線寬(mm)=A,也需要考慮銅厚32、問數(shù)字電路和模擬電路在同一塊多層板上時，模擬地和數(shù)字地要不要排到不同的層上？答不需要這樣做，但模擬電路和數(shù)字電路要分開放置。33、問一般數(shù)字信號傳輸時最多幾個過孔比較合適？（120Mhz以下的信號）答最好不要超過兩個過孔。34、問在即有模擬電路又有數(shù)字電路的電路中，PCB板設(shè)計時如何避免互相干擾問題？答模擬電路如果匹配合理輻射很小，一般是被干擾。干擾源來自器件、電源、空間和PCB；數(shù)字電路由于頻率分量很多，所以肯定是干擾源。解決方法一般是，合理器件的布局、電源退偶、PCB分層,如果干擾特點大或者模擬部分非常敏感，可以考慮用屏蔽罩

15、。35、問對于高速線路板，到處都可能存在寄生參數(shù)，面對這些寄生參數(shù)，我們是精確各種參數(shù)然后再來消除，還是采用經(jīng)驗方法來解決？應(yīng)該如何平衡這種效率與性能的問題？答一般來說要分析寄生參數(shù)對于電路性能的影響如果影響不能忽略，就一定要考慮解決和消除。36、問多層板布局時要注意哪些事項？答多層板布局時，因為電源和地層在內(nèi)層，要注意不要有懸浮的地平面或電源平面，另外要確保打到地上的過孔確實連到了地平面上，最后是要為一些重要的信號加一些測試點，方便調(diào)試的時候進行測量。52、問數(shù)字線在考慮要不要做阻抗匹配時，是看信號傳出至反射回來時，總時間是否超過上升沿的20%，若超過則需阻抗匹配。請問模擬線要不要阻抗匹配？

16、怎樣考慮？答低頻的模擬信號是不需要匹配的，射頻的模擬信號當然也要考慮匹配問題。53、問關(guān)于完整的地平面，在使用AD/DA芯片的板子上，如果層數(shù)比較多，可以提供一個完整的模擬地和一個完整的數(shù)字地；也可以在這兩層地平面上都分別劃分模擬地，數(shù)字地。二者孰優(yōu)孰劣？答一般來講，都會鋪完整的地平面。除非是一些特殊的情況，比如板子的模擬部分和數(shù)字部分是明顯分開的，可以很容易地區(qū)分開。54、問用磁珠或MECCA連接數(shù)字、模擬地時，是利用其頻率特性，使數(shù)字地中高頻成分不影響模擬地，同時保證二者電平相等。那么，0ohm電阻連接數(shù)字、模擬地有什么作用，有時還只用一小塊銅連接，能分析一下嗎？答磁珠的等效電路相當于帶阻

17、限波器，只對某個頻點的噪聲有顯著抑制作用，使用時需要預先估計噪點頻率，以便選用適當型號。對于頻率不確定或無法預知的情況，磁珠不合。0歐電阻相當于很窄的電流通路，能夠有效地限制環(huán)路電流，使噪聲得到抑制。電阻在所有頻帶上都有衰減作用(0歐電阻也有阻抗)，這點比磁珠強。銅皮類似于0ohm電阻。55、問如何避免布線時引入的噪聲？答數(shù)字地與模擬地要單點接地，否則數(shù)字地回流會流過模擬地對模擬電路造成干擾。56、問PCB如何預防PWM等突變信號對模擬信號(如運放)產(chǎn)生的干擾,又如何進行測試這種干擾(輻射干擾或傳導干擾)的大小?除布局布線需要注意外,有無其他方法來進行抑制(除屏蔽的手段?答要從運放的幾個接口入

18、手，輸入端要防止空間耦合干擾和PCB串擾（布局改善）；電源需要不同容值去耦電容。測試可以用示波器的探頭測試上面說的位置，判斷出干擾從何而來。PWM信號如果是通過低通濾波變成直流控制電壓的話，可以考慮就進做濾波，或者并聯(lián)對地一個小電容，讓PWM的波形變圓，減少高頻分量57、問請問，在電路板中，一個ARM或者FPGA經(jīng)常會向外連接很多RAM，F(xiàn)LAH這樣的器件，請問這些主芯片與這些存儲器之間的連線需要注意什么，過孔的數(shù)目有什么限制么？數(shù)字信號中常用的過孔孔徑大小是多少？過孔孔徑的大小對信號的影響大么？ 答如果速度大于100MHz，則一根信號線上的過孔最好不要超過兩個，過孔不能太小，一般，10個mi

19、l的孔徑即可。58、問請問在布雙面板（高頻是）的時候，頂層地和底層地相連時的過孔也是越少越好嗎？那么要怎么放過孔比較合理呢？答過孔少是針對信號線，如果是地的過孔，適當?shù)亩嘁恍p少地回路和阻抗。放的原則是就進器件。59、問LVDS信號布線應(yīng)該注意哪些？如何布線？答平行等長60、問請問數(shù)據(jù)線并行布線是不是為了相互干擾？答并行走線要注意線與線的間距，防止串擾發(fā)生。61、問在一塊4層板，布有一整個采集系統(tǒng)，有模擬放大、數(shù)字采集、MCU。布好后，如何測量此系統(tǒng)的輸入阻抗，如何做到系統(tǒng)的輸入阻抗和傳感器匹配，如何匹配，有沒有相關(guān)的設(shè)計原則 。答不知道您的模擬信號的頻率多高，如果不高則不需要阻抗匹配。阻抗

20、匹配可以用一些仿真軟件計算PCB的阻抗。例如APPCAD。器件的阻抗可以通過手冊查詢。62、問經(jīng)常會看到PCB板上有很多地孔，這些地孔是越多越好嗎？有什么規(guī)則嗎？答不是要盡量減少過孔的使用，在不得不使用過孔時，也要考慮減少過孔對電路的影響63、問在多層板布線的時候難免會有跨平面的現(xiàn)象。我們現(xiàn)在的做飯是在割平面時盡量優(yōu)先照顧到差分線不跨平面。但有一次以為老師的說法是單端的不能跨，差分的反倒沒那么嚴格。請教下老師對此的看法。答單端和差分信號在跨越地平面后都得回流回去，如果回流繞很大圈才回去，一樣會感應(yīng)更多的干擾進來，如果差分線上的噪聲一樣，則會彼此抵消，所以是有一定道理的。64、問在高速多層PCB

21、設(shè)計時，數(shù)字地和模擬地怎么區(qū)分？是根據(jù)器件的數(shù)據(jù)手冊中說明的進行連接嗎？答高速設(shè)計不用分數(shù)字地和模擬地。65、問對PCB走線的熔斷電流如何考慮?PCB走線多大電流時會熔斷,和哪些因素有關(guān)? 答參考0.15×線寬(mm)=A，這時最大電流。設(shè)計時候不能用熔斷電流做預算。這樣就是銅線的截面積。66、問請問，在信號輸入輸出接口和電源輸入接口等方面需要做哪些保護？電源為220V輸入轉(zhuǎn)直流時，在實際應(yīng)用時，需要采取哪些防護措施？ 答TVS管，保險絲這些在電源上是必須的。信號的話，看情況也得加TVS管，及二極管來保護模擬電路輸入出現(xiàn)大電壓的情況。67、問見PCB板的布線折彎時有45度角和圓弧兩種

22、，有何優(yōu)缺點，怎么選擇？答從阻抗匹配的角度，這兩種線都可以做成匹配的彎角。但是圓角可能不好加工。68、問在高頻走線中如果尺寸受限，最常用的走線方法或者說合理的走線方法有那些？比如說蛇形走線，可以嗎？答不好，會引入更多寄生參數(shù)69、問請問在使用儀表放大器時關(guān)鍵的輸入型號，我在器件層其周圍還有必要覆銅嗎，我在器件的底層已經(jīng)覆銅了。還有儀表放大器的反饋電阻我是用直插的，引線就長了，換成貼片的電阻溫漂和精度就達不到要求，請問該怎樣處理。答一般儀放芯片資料會有推薦的Layout的方法及圖，可以參考。保證引線短和粗是必須的。選用貼片低精度的電阻還是直插高精度的電阻哪種好，得看具體調(diào)試的結(jié)果。70、問PCB

23、軟件可以自動布線，但器件的位置布局是不是得手動放置？答最好布局布線都手動完成。71、問在做PCB板制板時，PCB選材有沒有什么特殊的規(guī)定或是一般如何選材？我現(xiàn)在在制作高頻信號電路板，請問您最好選擇什么材質(zhì)的PCB板較好？ 答目前較多采用的高頻電路板基材是氟糸介質(zhì)基板，如聚四氟乙烯(PTFE)，平時稱為特氟龍，通常應(yīng)用在5GHz以上。做板時跟PCB廠商說明即可。72、問我是PCB設(shè)計的初學者，我想了解下去耦電容的選型規(guī)則是什么？還有值的大小怎么計算？答一般情況，對于電源產(chǎn)生部分，要用10u和0.1u的電容去耦，要同時考慮高頻和低頻的去耦；對于其他原件一般都是用0.1u的電容在電源部分去耦。73、

24、問一個5khz的脈沖信號在板子上走20cm長，10mil寬的走線之后，其衰減能達到多少呢 ？答不同的材質(zhì)的的寄生參數(shù)不同，可以根據(jù)你使用的寄生參數(shù)建立模型來計算74、問在高頻中走的微帶線走線與地平面的距離有什么要求嗎？比如說大于1mm。還是沒有太大的要求，只要差不多就可以了？還是要按共面波導計算？答一定要用共面波導或者微帶線的阻抗仿真計算。75、問如何布線才能盡可能地降低線間高頻信號的串擾？答高頻信號匹配好會減少反射，同樣也會減少輻射。76、問想請問在DC-DCConvertIC，在IC下方需要連接到地平面，透過Via連接到地平面，Via孔的數(shù)量多與少影響程度為何？答 一般可以根據(jù)參考設(shè)計來設(shè)

25、計由于電流較大，可能需要一定數(shù)量的Via.77、問 阻抗匹配時，若引腳給出的阻抗值為復數(shù)，即既有阻抗部分又有電抗部分，這時阻抗匹配如何做？光考慮電阻部分嗎？ 答考慮共軛匹配，將阻抗的虛部抵消。78、問 高頻中集中參數(shù)和分布參數(shù)那種比較好？要怎么選擇這兩種方法比較合適呢？謝謝！答分布方法，精度較高，但比較復雜；集總方式相對簡化，但有一定誤差。79、問 雙層板連接上下覆銅地的過孔分布有何要求？答一般來講只是為了提高連通性的話，應(yīng)該對分別沒有太多要求。80、問 如何在中頻應(yīng)用中，如何平衡放大器輸入端的寄生電感和寄生電容?答一般來講寄生電感和電容對中頻電路的影響較小，可以忽略只要保證不引入大的寄生電容

26、和電感值就行了。81、問 怎樣能有效減少電路元件間的干擾影響，以及放大器如何布局才能最大限度的抑制紋波的引入？ 答減少干擾的原則是：1。減少輻射端；2、加強被干擾的隔離、屏蔽和退偶；紋波減少的原則也是，1、減少開關(guān)電源的紋波輸出；2、足夠的退偶濾波；82、問 6層設(shè)計時，層的分配技巧，那些走線要走中間層 ？ 答 看你的設(shè)計了。原則是保證模擬信號線和模擬地有單獨兩層。83、 問 在模擬地和數(shù)字地相連時，采用的方法是否在數(shù)字地處接一個合適的磁珠到模擬地？那這個磁珠要怎么選呢？謝謝！ 答磁珠主要是起到隔離高頻噪聲的作用，不同的磁珠濾波頻率不同，所以要根據(jù)板上噪聲的情況來選擇合適的器件。84、問 請問

27、對于高于5G以上的訊號布局有何要注意的地方? 答既要考慮傳輸線效應(yīng)，又要考慮寄生效應(yīng)，還有EMI的問題。85、 問 電路中有高速邏輯器件時，最大布線長度為多大？答 布線不怕長，就怕不對稱或者有比較大的差，這樣容易因為時延造成錯誤的邏輯86、問在高速數(shù)字電路板中，有多個不同電壓值的電源，鋪電源平面時應(yīng)該盡量采用多層電源平面還是在同一層電源平面上分開布置好？ 答可以在一個平面上多個電壓，注意之間隔離開。也可以把最重要的電源單獨走一層，這樣保證它不受其他電源干擾。87、 問 在走差分線的時候由于空間限制，不能完全等距等長，請問是等距優(yōu)先還是等長優(yōu)先？ 答等長可以保證阻抗匹配，但是不等距實際上對差分匹

28、配也有影響，需要仿真測試。88、問在PCB布局中，如何減少電磁干擾？另外哪些模塊應(yīng)該距離主控制芯片近一點？謝謝！答對于主控制器，主要傳輸數(shù)字信號，所以模擬和電源部分應(yīng)遠離控制器；對于減小電磁干擾，需要注意匹配，去耦，布局布線，分層等問題，建議參考一些資料。89、問 考慮信號完整性時，如果只知道數(shù)字芯片的頻率是1GHZ，一般會估算他的上升時間是為周期的1/10，即0.1ns。有何依據(jù)嗎？ 答 這是一個一般性原則，沿的速度取決于器件輸出口的速度。如果太慢會影響判決。再快了芯片工藝達不到了。90、問 你好，請問ARM芯片提高電源的抗干擾，除了在電源輸入端接入TVS管之外，電源輸入端的輸入腳要接電感比較好，還是磁珠比較好 答 一般會使用磁珠。91、問 你好，pcb板在線能不能仿真一下，也就是怎么驗證下板子有沒有問題，謝謝?答 有些PCB軟件可以做一些走線檢查和完整性分析，例如CADENCE92、問在pcb布線時有些人在信號的輸入輸出端串一個電阻進行端接，這個作用大嗎？要如何選擇這個電阻呢？那些地方需要這樣做呢？謝謝！答 這要看串聯(lián)電阻的作用，有