基于隨機(jī)測試的SoC系統(tǒng)級功能驗(yàn)證方法的研究_第1頁
基于隨機(jī)測試的SoC系統(tǒng)級功能驗(yàn)證方法的研究_第2頁
基于隨機(jī)測試的SoC系統(tǒng)級功能驗(yàn)證方法的研究_第3頁
基于隨機(jī)測試的SoC系統(tǒng)級功能驗(yàn)證方法的研究_第4頁
基于隨機(jī)測試的SoC系統(tǒng)級功能驗(yàn)證方法的研究_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、    基于隨機(jī)測試的SoC系統(tǒng)級功能驗(yàn)證方法的研究        楊 珺1, 曹 陽1,2, 時(shí)間:2009年05月15日     字 體: 大 中 小        關(guān)鍵詞:        摘? 要:關(guān)鍵詞: SoC; 系統(tǒng)級功能驗(yàn)證; 隨機(jī)測試?目前,基于RTL級(Regi

2、ster Transfer Level)的SoC(System-on-Chip)驗(yàn)證技術(shù)存在著許多局限性。這是因?yàn)椋?1)SoC硬件部分的結(jié)構(gòu)越來越復(fù)雜,致使在RTL級進(jìn)行SoC驗(yàn)證的時(shí)間開銷越來越大1-2; (2)在RTL級,SoC的硬件和軟件部分需要分別采用硬件描述語言和高級語言進(jìn)行描述,這不僅增加了軟、硬件設(shè)計(jì)和驗(yàn)證人員間在交流上的困難,而且增加了系統(tǒng)設(shè)計(jì)人員對軟、硬件劃分方案進(jìn)行評估的困難3;(3)設(shè)計(jì)完成SoC硬件系統(tǒng)的RTL級模型后,才能進(jìn)行SoC軟、硬件系統(tǒng)的協(xié)同仿真和驗(yàn)證,增加了SoC系統(tǒng)產(chǎn)生功能性錯(cuò)誤的可能性,延長了系統(tǒng)的開發(fā)周期4-5。因此,使SoC的驗(yàn)證工作從更高抽象級的

3、系統(tǒng)級開始進(jìn)行,從而盡早地發(fā)現(xiàn)功能性錯(cuò)誤,縮短SoC系統(tǒng)的開發(fā)周期是十分必要的。在SoC的驗(yàn)證工作中,最重要的問題是構(gòu)建測試平臺(tái)TB(Test Bench),而構(gòu)建測試平臺(tái)的核心則是設(shè)計(jì)測試向量TC(Test Case)。因此,較短的測試向量的生成時(shí)間以及較高的測試向量的功能覆蓋率就成為驗(yàn)證工作中最為關(guān)鍵的問題。目前,采用隨機(jī)測試向量的驗(yàn)證方法被認(rèn)為是解決這一問題最便捷和最有效的驗(yàn)證方法2,該方法的特征就是隨機(jī)地從被驗(yàn)證對象DUV(Design Under Verification)測試激勵(lì)輸入域中任意地或適當(dāng)加以控制地選取測試向量。因此,如何隨機(jī)地生成測試向量是進(jìn)行隨機(jī)驗(yàn)證的關(guān)鍵。SCV(S

4、ystemC Verification Standard)是OSCI(Open SystemC Initiative)組織公布的系統(tǒng)級驗(yàn)證標(biāo)準(zhǔn),是一種基于SystemC類庫的公開源代碼的C+類庫,SCV驗(yàn)證庫可以提供直接隨機(jī)測試、帶權(quán)重的隨機(jī)測試和帶約束的隨機(jī)測試三種向量的生成方法。因此,SCV標(biāo)準(zhǔn)允許用戶在較高的抽象級上構(gòu)建測試平臺(tái)并允許用戶隨機(jī)地寫入測試程序,具有靈活性高、測試平臺(tái)可復(fù)用、驗(yàn)證周期短等特點(diǎn)。本文將基于SystemC和SCV驗(yàn)證庫來創(chuàng)建系統(tǒng)級的測試平臺(tái),通過對一個(gè)具有4×4包交換功能的系統(tǒng)級模型的驗(yàn)證,來研究基于隨機(jī)向量的SoC系統(tǒng)級的功能驗(yàn)證方法。1 系統(tǒng)級功能測

5、試平臺(tái)SoC系統(tǒng)級的功能驗(yàn)證是針對SoC系統(tǒng)級的功能模型進(jìn)行的驗(yàn)證,其目的是驗(yàn)證SoC系統(tǒng)級功能模型是否符合功能規(guī)范說明的要求。在進(jìn)行功能驗(yàn)證前,首先應(yīng)根據(jù)功能規(guī)范說明建立測試平臺(tái),其核心內(nèi)容是設(shè)計(jì)測試向量。測試平臺(tái)不僅能夠?qū)y試向量輸入到被驗(yàn)證對象上,而且能夠獲取被驗(yàn)證對象產(chǎn)生的結(jié)果,該結(jié)果可以用來判定被驗(yàn)證對象功能的正確性,如圖1所示。?為了驗(yàn)證隨機(jī)測試在SoC系統(tǒng)級進(jìn)行功能驗(yàn)證的有效性,在系統(tǒng)級構(gòu)建以AMBA總線為核心、以CPU為主設(shè)備、以存儲(chǔ)器和4×4包交換模塊為從設(shè)備的SoC功能模型,并針對4×4包交換模塊的功能進(jìn)行測試。系統(tǒng)級測試平臺(tái)的核心由4個(gè)發(fā)送模塊(Sen

6、der0Sender3)、4個(gè)接收模塊(Receiver0Receiver3)和4×4包交換模塊組成,如圖2所示。其中發(fā)送模塊用來隨機(jī)地生成數(shù)據(jù)包并將數(shù)據(jù)包送入包交換模塊;接收模塊用來從包交換芯片中讀取數(shù)據(jù)包。?2 測試向量和驗(yàn)證結(jié)果通常,基于SCV隨機(jī)測試向量的驗(yàn)證工作分為隨機(jī)驗(yàn)證環(huán)境配置、基于直接隨機(jī)測試向量的驗(yàn)證、基于帶權(quán)重的隨機(jī)測試向量的驗(yàn)證以及基于帶約束的隨機(jī)測試向量的驗(yàn)證四個(gè)階段。本文的驗(yàn)證環(huán)境建立在Sun Blade 2000工作站上,通過集成SCV驗(yàn)證庫以及相應(yīng)的編譯、連接和調(diào)試工具構(gòu)建而成。4×4包交換芯片系統(tǒng)級功能模型的驗(yàn)證工作在各階段的時(shí)間開銷分別為3

7、0h、15h、35h和45h。2.1 基于直接隨機(jī)測試向量的驗(yàn)證針對規(guī)范1規(guī)范3的驗(yàn)證,采用直接隨機(jī)測試向量的驗(yàn)證方法。在描述中,包的數(shù)據(jù)部分被定義為sc_int的整數(shù)類型,它的有效數(shù)值范圍是-128,127;包的目的端口號(hào)被定義為dest0dest3的布爾變量類型,它的有效數(shù)值范圍是0,15;而包的源端口號(hào)則在實(shí)例化的過程中被分別對應(yīng)標(biāo)記為03。因此,采用SCV生成直接隨機(jī)測試向量用數(shù)據(jù)包的過程主要是隨機(jī)化包的目的端口號(hào)和包的交換數(shù)據(jù),如下所示:/生成包的目的端口號(hào)sc_uint dest;scv_smart_ptrd;d->keep_only(1,15);d->next();d

8、est=(sc_uint)*d;pkt_data.dest0=dest0;pkt_data.dest1=dest1;pkt_data.dest2=dest2;pkt_data.dest3=dest3;/生成包的交換數(shù)據(jù)scv_smart_ptrp;p->keep_only(-128,127);p->next();pkt_data.data=(sc_int)*p;從生成的10 000個(gè)隨機(jī)數(shù)據(jù)包中任意截取10個(gè),得到如表1所示的結(jié)果。由表1可以看出:(1)包的目的端口號(hào)是隨機(jī)的數(shù)字03,包的數(shù)據(jù)是隨機(jī)的數(shù)據(jù)-128+127。(2)輸入模塊可以正確地將發(fā)送包送入各個(gè)輸入端口,輸出模塊可

9、以正確地從輸出端口讀出輸出包。(3)發(fā)送包目的端口號(hào)的個(gè)數(shù)等于輸出包的總數(shù)。以上結(jié)果表明,4×4包交換芯片系統(tǒng)級模型的每個(gè)端口均可以正確地發(fā)送或者接收數(shù)據(jù)包,每個(gè)輸入端口均可以正確地將數(shù)據(jù)包傳送到多個(gè)不同的端口。在某時(shí)間段內(nèi),采集R0R3移位前后的數(shù)值,得到如表2所示的結(jié)果。?由表2可以看出:(1)若FIFO中有新的數(shù)據(jù)包,則各個(gè)寄存器能夠從對應(yīng)的FIFO中正確地讀取這些新的數(shù)據(jù)包;否則,各個(gè)寄存器將保持當(dāng)前值。(2)各個(gè)寄存器接收新的數(shù)據(jù)后就進(jìn)行移位,移位的順序是R3R2R1R0R3。2.2 基于帶權(quán)重的隨機(jī)測試向量的驗(yàn)證針對規(guī)范4的驗(yàn)證,采用帶權(quán)重的隨機(jī)測試向量的驗(yàn)證方法。在測試

10、中,端口0作為測試向量的輸入端口,端口0、1、2、3作為測試向量的輸出端口。其中,端口0、1、2、3的包輸出比例分別為70%、10%、10%和10%。因此,采用SCV生成Sender0帶權(quán)重的隨機(jī)測試向量用數(shù)據(jù)包描述為:if(pkt_data.id=0)scv_bagdist;? /定義含權(quán)重分布信息的包用于隨機(jī)化? dist.add(1,70); ? /定義OUT0的輸出比例? dist.add(2,10); ? /定義OUT1的輸出比例?dist.add(4,10); ? /定義OUT2的輸出比例dist.add(8,10); ? /定義OUT3的輸出比例scv_smart_ptrd; ?

11、 /對帶權(quán)重的包隨機(jī)化d->set_mode(dist);d->next();dest=(sc_uint)*d; ? /賦數(shù)據(jù)包目的端口號(hào)pkt_data.dest0=dest0;pkt_data.dest1=dest1;pkt_data.dest2=dest2;pkt_data.dest3=dest3;? 使Sender0生成10 000個(gè)隨機(jī)數(shù)據(jù)包,得到如表3所示的結(jié)果??梢钥闯觯好總€(gè)輸出端口輸出數(shù)據(jù)包數(shù)目的比例與設(shè)定比例基本一致。?2.3 基于帶約束的隨機(jī)測試向量的驗(yàn)證?從SoC的RTL級開始進(jìn)行的驗(yàn)證工作容易造成設(shè)計(jì)周期的長跌宕,因此,在更高層次的系統(tǒng)級尋求高效的功能驗(yàn)證方

12、法具有十分重要的現(xiàn)實(shí)意義。實(shí)驗(yàn)結(jié)果表明,本文提出的基于隨機(jī)向量的SoC系統(tǒng)級功能驗(yàn)證方法,不僅能夠獲得較好的功能覆蓋率,而且能夠盡早地發(fā)現(xiàn)SoC的功能性錯(cuò)誤。此外,還說明:(1)三種隨機(jī)驗(yàn)證方法對功能規(guī)范的依賴程度、時(shí)間開銷和驗(yàn)證效率不盡相同。直接隨機(jī)測試向量生成方法對功能規(guī)范的依賴程度最低,但時(shí)間開銷最高、驗(yàn)證效率最低;帶權(quán)重的隨機(jī)測試向量生成方法對功能規(guī)范的依賴程度較高,但時(shí)間開銷最低、驗(yàn)證效率較高;帶約束的隨機(jī)測試向量生成方法對功能規(guī)范的依賴程度最高,但時(shí)間開銷較高、驗(yàn)證效率最高。在實(shí)際的驗(yàn)證工作中可以選擇其中一種或組合兩種以上的方法進(jìn)行驗(yàn)證。(2)直接隨機(jī)測試向量生成方法適用于做黑盒測

13、試驗(yàn)證,適于對驗(yàn)證對象進(jìn)行定性分析;帶權(quán)重的隨機(jī)測試向量和帶約束的隨機(jī)測試向量方法適用于做白盒測試驗(yàn)證,適于對驗(yàn)證對象做定量分析。參考文獻(xiàn)1 ?YU Jin Shan, LI Tun, TAN Qing Ping. Scheduling of?transactions under resource constraint based on extended?preemptive time petri nets for SoC system-level testcase generationA. The Second International Conference?on Systems ICON

14、S 2007C.Sainte-Luce,Martinique,2007,4:20-252 ?BERGERON J. Writing testbenches:functional verification?of HDL modelsM.Boston:Kluwer Academic Publishers,?2000.3?BELTRAME G, SCIUTO D, SILVANO C, et al. Exploiting?TLM and object introspection for system-level simulationA.?Proceedings of the Conference on Design, Automation and ?test in EuropeC. Munich,Germany,2006:100-105.4 ?KLINGAUF W, GADKE H, GUINZEL R. TRAIN: A?virtual transaction layer architecture for TLM-based HW/SW codesign of synthesizable MPSoCA. Proceedings of?The Conference on Design,Automation and Test in EuropeC.Munich

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論