蔡老師第十講mosfet的挑戰(zhàn)和進(jìn)展

1、Peking UniversityPeking University內(nèi)容提要內(nèi)容提要qMOSFET的尺寸效應(yīng)的尺寸效應(yīng)q短溝道效應(yīng)短溝道效應(yīng)q漏致源端勢(shì)壘降低效應(yīng)漏致源端勢(shì)壘降低效應(yīng)-Drain Induced Barrier Lowering Effect（DIBL）q三維技術(shù)三維技術(shù)qFinFET技術(shù)技術(shù)Peking University短溝道效應(yīng)短溝道效應(yīng)q電荷共享導(dǎo)致閾值電壓隨著柵長(zhǎng)減?。姾晒蚕韺?dǎo)致閾值電壓隨著柵長(zhǎng)減小（VthVth Roll-off Roll-off）Peking University漏端導(dǎo)致的勢(shì)壘降低（漏端導(dǎo)致的勢(shì)壘降低（DIBL）效應(yīng)）效應(yīng)q短溝道短溝道MOSF

2、ET，由于源漏耗盡區(qū)的互，由于源漏耗盡區(qū)的互相影響，將減小柵極對(duì)漏極電流的控制相影響，將減小柵極對(duì)漏極電流的控制能力能力特點(diǎn)：特點(diǎn)：q溝道縮短，電溝道縮短，電子勢(shì)壘下降子勢(shì)壘下降qVDS 增加，增加， 電子勢(shì)壘下降電子勢(shì)壘下降Peking UniversityDIBL效應(yīng)的測(cè)量效應(yīng)的測(cè)量qDIBL效應(yīng)對(duì)漏極電流的影響效應(yīng)對(duì)漏極電流的影響Vgslog(Ids)Vds 通常測(cè)通常測(cè)Vds=0.05V 和和Vds=1.05V的兩組轉(zhuǎn)移的兩組轉(zhuǎn)移特性曲線，以每特性曲線，以每1Vds引引起的起的Vth的漂移量為評(píng)價(jià)的漂移量為評(píng)價(jià)條件。條件。Peking University6按比例縮小對(duì)傳統(tǒng)按比例縮小對(duì)

3、傳統(tǒng)MOSFET帶來(lái)的挑戰(zhàn)帶來(lái)的挑戰(zhàn)焦點(diǎn)焦點(diǎn): Leakage, Variation, ParasiticPower！電爐電爐核反應(yīng)堆核反應(yīng)堆火箭噴嘴火箭噴嘴1. Leakage（泄漏電流）（泄漏電流）Peking University7按比例縮小對(duì)傳統(tǒng)按比例縮小對(duì)傳統(tǒng)MOSFET帶來(lái)的挑戰(zhàn)帶來(lái)的挑戰(zhàn)焦點(diǎn)焦點(diǎn): Leakage, Variation, ParasiticExample: Dopant Fluctuation 2.Variation（漲落）（漲落）Peking University8按比例縮小對(duì)傳統(tǒng)按比例縮小對(duì)傳統(tǒng)MOSFET帶來(lái)的挑戰(zhàn)帶來(lái)的挑戰(zhàn)焦點(diǎn)焦點(diǎn): Leakage, Va

4、riation, Parasitic隨著隨著scaling down,寄生電容，電寄生電容，電阻所占的比重越來(lái)越大阻所占的比重越來(lái)越大=速度，串速度，串?dāng)_，功耗擾，功耗Parasitic3. Parasitic(寄生量寄生量)電容電容電阻電阻Peking University9MOSFET的發(fā)展歷程的發(fā)展歷程Peking University10q目標(biāo)目標(biāo)1.Ion 大大2.Ileak小小3.off-on的快速轉(zhuǎn)換的快速轉(zhuǎn)換4.可重復(fù)性可重復(fù)性5.可制造性可制造性6.抗工藝漲落性強(qiáng)抗工藝漲落性強(qiáng)7.“綠色綠色” 可能的解決方案可能的解決方案vSolution1. Improving Elect

5、rostatics.新襯底：新襯底：SOI.新柵結(jié)構(gòu)：新柵結(jié)構(gòu)：MuGFET, H-k/MG stack.源漏、溝道工程：源漏、溝道工程：LDD, Retrograde, Halo2.Improving Mobility.Strain.New orientations.New material: (Ge, III-V)3.New Mechanism Peking University11三維三維技術(shù)技術(shù)-多柵結(jié)構(gòu)的最佳方案多柵結(jié)構(gòu)的最佳方案目的：進(jìn)一步增加?xùn)趴啬芰蜏p小柵漏電，在結(jié)構(gòu)上有多柵目的：進(jìn)一步增加?xùn)趴啬芰蜏p小柵漏電，在結(jié)構(gòu)上有多柵器件器件Peking University12新型柵

6、結(jié)構(gòu)新型柵結(jié)構(gòu)-多柵器件（多柵器件（MuGFET）多柵器件：雙柵，多柵器件：雙柵，F(xiàn)inFET (Berkeley), Tri-Gate (Intel), 圍柵圍柵 平面雙柵平面雙柵垂直雙柵垂直雙柵FinFET Tri-Gate FET圍柵圍柵 FET可以基于體硅，也可以基于可以基于體硅，也可以基于SOI襯底，其中襯底，其中FinFET和和Tri-Gate 和現(xiàn)有和現(xiàn)有CMOS工藝最兼容。工藝最兼容。 Peking University13多柵器件的分類多柵器件的分類Peking University14新型柵結(jié)構(gòu)新型柵結(jié)構(gòu)-多柵器件（多柵器件（MuGFET）多柵器件的特性多柵器件的特性l多個(gè)

7、柵共同作用，同時(shí)控制溝道區(qū)多個(gè)柵共同作用，同時(shí)控制溝道區(qū)l器件的幾何結(jié)構(gòu)而不是摻雜來(lái)抑制短溝道效應(yīng)器件的幾何結(jié)構(gòu)而不是摻雜來(lái)抑制短溝道效應(yīng)l可以比單柵全耗盡可以比單柵全耗盡SOI器件的溝道長(zhǎng)度縮小器件的溝道長(zhǎng)度縮小23倍倍 l有更理想的亞閾特性，泄漏電流大大降低（兩個(gè)柵的電有更理想的亞閾特性，泄漏電流大大降低（兩個(gè)柵的電勢(shì)和溝道區(qū)的電勢(shì)有很強(qiáng)的耦合作用）勢(shì)和溝道區(qū)的電勢(shì)有很強(qiáng)的耦合作用）l閾值電壓可以降低，驅(qū)動(dòng)電流增大，器件跨導(dǎo)增加閾值電壓可以降低，驅(qū)動(dòng)電流增大，器件跨導(dǎo)增加Peking University15新型柵結(jié)構(gòu)新型柵結(jié)構(gòu)-多柵器件（多柵器件（MuGFET）多柵器件的特性多柵器件的特性l 和全耗盡和全耗盡FD SOI 單柵器件一樣，抑制短溝道的能力和硅膜厚度相關(guān)單柵器件一樣，抑制短溝道的能力和硅膜厚度相關(guān)l隨著柵的個(gè)數(shù)增加，硅膜的厚度要求可以放寬，提供更大的工藝窗口隨著柵的個(gè)數(shù)增加，硅膜的厚度要求可以放寬，提供更大的工藝窗口l 薄硅膜帶來(lái)的串聯(lián)電阻大依然是最顯著的問(wèn)題薄硅膜帶來(lái)的串聯(lián)電阻大依然是最顯著的問(wèn)題l對(duì)于對(duì)于FinFET，Tri-gate FET等等3D 多柵結(jié)構(gòu)，器件寬多柵結(jié)構(gòu)，器件寬度（度（W）受限于）受限于Fin的高度，總的驅(qū)動(dòng)電流受限的高度，總的驅(qū)動(dòng)電流受限-多