基于FPGA直接數(shù)字頻率合成兩種控制電路設計_第1頁
基于FPGA直接數(shù)字頻率合成兩種控制電路設計_第2頁
基于FPGA直接數(shù)字頻率合成兩種控制電路設計_第3頁
基于FPGA直接數(shù)字頻率合成兩種控制電路設計_第4頁
基于FPGA直接數(shù)字頻率合成兩種控制電路設計_第5頁
已閱讀5頁,還剩6頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、 技術創(chuàng)新應用您的論文得到兩院院士關注概述頻率合成主要有三種方法:直接模擬合成法、鎖相環(huán)合成法和直接數(shù)字合成法(,一般簡稱)。直接模擬合成法利用倍頻、分頻、混頻及濾波,從單一或幾個參考頻率中產(chǎn)生多個所需的頻率。該方法頻率轉(zhuǎn)換時間短,但是體積大、功耗大,目前已基本不被采用。鎖相環(huán)合成法通過鎖相環(huán)完成頻率的加、減、乘、除運算。該方法結構簡化、便于集成,且頻譜純度高,目前使用比較廣泛,但存在高分辨率和快轉(zhuǎn)換速度之間的矛盾,一般只能用于大步進頻率合成技術中。是近年來迅速發(fā)展起來的一種新的頻率合成方法。該方法與前兩種方法相比,這種方法簡單可靠、控制方便,且具有很高的頻率分辨率和轉(zhuǎn)換速度,可以實現(xiàn)可編程和

2、全數(shù)字化,控制靈活方便,并具有極高的性價比。目前雖然有很多專用芯片,但控制方式卻是固定的,在某些場合,專用的芯片在控制方式、置頻速率等方面與系統(tǒng)的要求差距很大,不一定是我們所需要的。而用高性能的器件設計符合自己需要的電路是一個很好的方法??删幊踢壿嬈骷云渌俣雀摺⒁?guī)模大、可編程,以及有強大軟件支持等特性,十分適合實現(xiàn)技術。的原理框圖如圖,控制電路按照一定的地址關系從存儲器中讀取數(shù)據(jù),進行數(shù)摸轉(zhuǎn)換,就可以得到一定頻率的輸出波形,再通過濾波器對輸出波形進行平滑處理。基于的控制電路的實現(xiàn)有采用相位累加和比例乘法器兩種方案,下面將分別介紹。圖原理框圖采用相位累加控制實現(xiàn)()工作原理電路如圖所示,相位累

3、加器由位加法器與位相位寄存器級聯(lián)構成,類似于一個簡單的加法器。每來一個時鐘脈沖,加法器就將頻率控制字與相位寄存器輸出的累加相位數(shù)據(jù)相加,然后把相加后的結果送至相位寄存器輸入端。相位寄存器在下一個時鐘的作用下就將加法器在上一個時鐘作用后產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端,以使加法器繼續(xù)將相位數(shù)據(jù)與頻率控制字相加。頻率控制字由累加器累加以得到相應的這個相位數(shù)據(jù)將作為取樣地址值送入的波形存儲器,波形存儲器根據(jù)這個地址輸出相應的波形數(shù)據(jù)。最后經(jīng)轉(zhuǎn)換器和低通濾波器將波形數(shù)據(jù)轉(zhuǎn)換成所需要的模擬波形。圖相位累加器當相位累加器累加滿量時,就會產(chǎn)生一次溢出,完成一個周期性的動作,這個周期就是合成信號的一個周期

4、,累加器的溢出頻率也就是的合成信號頻率。根據(jù)以上原理,輸出信號頻率與累加器時鐘,累加器位數(shù),相位增量的關系為(,)。其中:采樣點為,若,一定,越高,采樣點數(shù)越少;最小步進為,達到最小步進值時,采樣點數(shù)最多。設計中根據(jù)所要求的最高頻率和最少采樣點數(shù)可確定需要的;根據(jù)最小步進和,可確定的位數(shù);根據(jù)最高輸出頻率和最小步進可確定的位數(shù)?;贔PGA 直接數(shù)字頻率合成兩種控制電路設計(北京工商大學)付揚摘要:本文介紹了利用器件實現(xiàn)直接數(shù)字頻率合成的兩種控制電路方案,即采用相位累加器和比例乘法器實現(xiàn)控制。介紹了它們工作原理和設計實現(xiàn)??刂齐娐吩O計采用語言和原理圖相結合的形式,在芯片片內(nèi)實現(xiàn)。由此控制電路組

5、成的直接數(shù)字頻率合成與單片機相結合,可以方便、靈活和準確地實現(xiàn)信號發(fā)生器。關鍵詞:(現(xiàn)場可編程門陣列);(直接數(shù)字頻率合成);(硬件描述語言)中圖分類號:文獻標識碼:,文章編號:()付揚:碩士副教授技術創(chuàng)新中文核心期刊微計算機信息(嵌入式與)年第卷第期 應用設計實現(xiàn)如要求設計產(chǎn)生頻率范圍為,頻率的最小步進為的信號。根據(jù)公式可計算出、和。若達到,采樣點數(shù)達點,則累加器時鐘為不小于;為實現(xiàn)的步進,此時采樣點數(shù)最多,有,得到,即累加器為位;最終輸出頻率與相位增量的關系為,由于最高達到,則,而,所以選擇相位增量的位數(shù)為位。相位累加器采用設計,其高九位給波形存儲器作為地址,根據(jù)以上要求的設計,編譯成功后

6、自動生成的邏輯符號如圖所示。若當頻率控制字為時,其仿真波形如圖所示??梢钥闯?,的輸出高九位按設計要求實現(xiàn)了相位累加的功能。圖邏輯符號圖相位累加器仿真波形采用比例乘法器控制實現(xiàn)()比例乘法器工作原理根據(jù)硬件比例乘法器()的原理,我們對其進行設計實現(xiàn)。其完成的功能為:為片選信號,當有效時,在每十個脈沖中輸出端將輸出()個脈沖,同時在滿個脈沖時,端產(chǎn)生一個脈沖控制信號。在下編譯成功后自動生成的邏輯符號如圖所示。其仿真波形如圖,可以看出,當為,在十個脈沖中,輸出個脈沖,在滿個脈沖時,端產(chǎn)生一個脈沖控制信號,完全實現(xiàn)了比例乘法器功能。圖比例乘法器的邏輯符號圖比例乘法器仿真波形()設計實現(xiàn)在兩個比例乘法器

7、級聯(lián)時,令高位輸入數(shù)據(jù),低位輸入數(shù)據(jù),在每個脈沖中高位輸出個脈沖,同時高位端禁止低位進入,當高位滿個脈沖后高位端允許低位進入個脈沖,這樣在個脈沖中整體上將輸出個脈沖。于是在級級聯(lián)后,若輸入頻率為,則輸出脈沖頻率為()()。在軟件環(huán)境下,對上面采用語言已經(jīng)實現(xiàn)的比例乘法器模塊,采用級級聯(lián)產(chǎn)生控制電路頂層圖如圖所示,為了清楚地顯示設計功能,仿真時取,取,其仿真波形如圖所示,可以看出,在的個脈沖中,輸出個脈沖。在給定輸入下,完全實現(xiàn)了設計的功能。若在單片機的控制下,接收單片機傳送過來的用戶要求的波形數(shù)據(jù),及其頻率數(shù)據(jù),并送到以產(chǎn)生所需要的輸出頻率值。若時鐘信號為時,則產(chǎn)生的頻率為實際所置頻率的倍。在

8、用戶給定某一頻率后,通過單片機將其乘后再送給,乘法器再將其擴大倍,得到用戶預置頻率倍頻,故可以對波形的采樣點達個,提高波形準確度,很容易實現(xiàn)低值的頻率步進,步進可以降低到。圖級聯(lián)構成的控制電路圖級聯(lián)構成的控制電路的仿真波形結論實踐證明,通過實現(xiàn)的控制電路與其它的控制芯片如單片機等相結合,可以準確、靈活和方便地實現(xiàn)任意信號發(fā)生電路的設計。以上兩種控制方案,只要累加器位數(shù)和比例乘法器級聯(lián)足夠多,就可以實現(xiàn)頻率的步進小,產(chǎn)生的頻率信號準確,穩(wěn)定性好,頻率的分辨率高,頻率轉(zhuǎn)換快,容易控制。的功能完全取決于設計需求,具有相當大的靈活性,比購買專用芯片具有很高的性價比。基于的控制技術,將在現(xiàn)代化電子系統(tǒng)和

9、儀器儀表工業(yè)等領域廣泛應用。本文作者創(chuàng)新點:在本文中,給出了兩種基于的控制電路,增加了設計的選擇性,從而可以根據(jù)設計外圍電路要求,選擇一種更適合于系統(tǒng)設計的控制電路,可以使設計更加靈活、方便,易于實現(xiàn)。(下轉(zhuǎn)第頁)技術創(chuàng)新中文核心期刊微計算機信息(嵌入式與)年第卷第期應用(:;系統(tǒng)時鐘:;開始調(diào)制信號:;基帶信號:);調(diào)制信號;:;計數(shù)器:();分頻器:();寄存輸入信號的位寄存器:();寄存信號的寄存器()此進程過對進行分頻,得到種載波信號、。;()對輸入的基帶信號進行串并轉(zhuǎn)換,得到位并行信號的;();();(,)此進程完成對輸入基帶信號的調(diào)制;語句完成位碼并行碼到種載波的選通();();(

10、);();仿真結果環(huán)境下的仿真結果如圖所示。注:中間信號與輸出調(diào)制信號的對應關系:“”;“”;“”;“”。圖調(diào)制程序仿真結果結束語多進制數(shù)字調(diào)制技術與的結合使得通信系統(tǒng)的性能得到了迅速的提高。本文基于實現(xiàn)了調(diào)制電路部分,限于篇幅,沒有對解調(diào)部分的電路進行討論。在實際應用中,完全可以把調(diào)制部分和解調(diào)部分電路都集成到一片芯片內(nèi),這樣即提高了內(nèi)部結構的利用率,又可以降低系統(tǒng)的成本。本文作者創(chuàng)新觀點:文中基于方式實現(xiàn)了數(shù)字調(diào)制電路部分的設計,它比傳統(tǒng)的模擬調(diào)制方式有著顯著的優(yōu)越性,通信鏈路中的任何不足均可以借助于軟件根除,不僅可以實現(xiàn)信息加密,而且還可以通過相應的誤差校準技術,使接收到數(shù)據(jù)準確性更高。此外,比常用的系統(tǒng)碼元持續(xù)時間長,這有利于減弱碼間串擾,降低系統(tǒng)的誤碼率。參考文獻:張學平,王應生等基于的解調(diào)器的設計與實現(xiàn)微計算機信息,:黃智偉系統(tǒng)設計與實踐北京:電子工業(yè)出版社,董在望通信電路原理北京:高等教育出版社,作者簡介:楊大柱,男,年出生,漢族,畢業(yè)于南開大學電子系,碩士學位,現(xiàn)從事電子學與計算機應用方面的研究。:,:(蚌埠解放軍汽車管理學院電工電子教研室)楊大柱通訊地址:(蚌埠解放軍汽車管理學院電工電子教研室)楊大柱(收稿日期:)(修稿日期:)(上接第頁)參考文獻黃正謹系統(tǒng)設計入門與應用北

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論