EDA技術(shù)7_典型時(shí)序電路設(shè)計(jì)實(shí)例

1、典型時(shí)序電路設(shè)計(jì)實(shí)例C H A P T E R主要內(nèi)容 7段數(shù)碼管顯示的模段數(shù)碼管顯示的模10計(jì)數(shù)器（計(jì)數(shù)器（SSD） 移位寄存器電路移位寄存器電路2 7段數(shù)碼管顯示的模段數(shù)碼管顯示的模10計(jì)數(shù)器（計(jì)數(shù)器（SSD） 移位寄存器電路移位寄存器電路3 實(shí)驗(yàn)4：計(jì)數(shù)器+7段LED數(shù)碼管顯示1.7段LED數(shù)碼管顯示模塊2.計(jì)數(shù)器模塊3.頂層文件-例化計(jì)數(shù)器+譯碼器顯示譯碼器顯示譯碼器-復(fù)習(xí)數(shù)電復(fù)習(xí)數(shù)電 用來(lái)驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代用來(lái)驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來(lái)的電路，稱為形式直觀地顯示出

2、來(lái)的電路，稱為顯示譯碼器顯示譯碼器。數(shù)字、文字、數(shù)字、文字、符號(hào)代碼符號(hào)代碼譯碼器譯碼器顯示器顯示器67 半導(dǎo)體數(shù)碼管半導(dǎo)體數(shù)碼管顯示器件顯示器件： 常用的是常用的是七段顯示器件七段顯示器件abcdefgabcdefgh a b c d a f b e f g h g e c d(a) 外形圖(b) 共陰極(c) 共陽(yáng)極+VCCabcdefghabcdefg510510 YaYaYbYbYgYga ab bg g510510 510510 發(fā)光二極管發(fā)光二極管Ya-Yg: Ya-Yg: 控制信號(hào)控制信號(hào)高電平時(shí)高電平時(shí), ,對(duì)應(yīng)的對(duì)應(yīng)的LEDLED亮亮低電平時(shí)低電平時(shí), ,對(duì)應(yīng)的對(duì)應(yīng)的LEDL

3、ED滅滅輸入輸入4 4位位BCDBCD碼，產(chǎn)生碼，產(chǎn)生7 7個(gè)輸出，分別驅(qū)動(dòng)個(gè)輸出，分別驅(qū)動(dòng)相應(yīng)顯示器件相應(yīng)顯示器件; ;考慮考慮7 7段輸出與數(shù)字的對(duì)應(yīng)關(guān)系，可以得出如下關(guān)系段輸出與數(shù)字的對(duì)應(yīng)關(guān)系，可以得出如下關(guān)系 abcdefg abcdefg 0 010000-1111110 10001-0110000 2 230010-1101101 3：0011-11110010011-1111001 abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1

4、e有有4個(gè)共陽(yáng)極個(gè)共陽(yáng)極7段顯示管，段顯示管，所有的陽(yáng)極所有的陽(yáng)極都連接在一都連接在一起，并通過(guò)起，并通過(guò)一個(gè)一個(gè)PNP晶晶體管接到體管接到+3.3V電壓上。電壓上。abcdfga b c d e f g0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 0e XABCDEFGDP000000011110011111200100101300001101410011001501001001601000001700011111800000001900001001 BCDBCD七段顯示譯碼器七段顯示譯碼器A A3 3-A-A0 0: : 輸入數(shù)據(jù)輸入數(shù)據(jù)要設(shè)計(jì)的七段顯示譯碼器

5、要設(shè)計(jì)的七段顯示譯碼器a aYaYaYbYbYcYcYdYdYeYeYfYfYgYg譯譯 碼碼 器器A A3 3A A2 2A A1 1A A0 0b bc cd de ef fg g電子與通信工程系十進(jìn)制數(shù)十進(jìn)制數(shù) A A3 3A A2 2A A1 1A A0 0 Y Ya a Y Yb b Y Yc c Y Yd d Y Ye e Y Yf f Y Yg g 顯示字形顯示字形 0 0 0 0 0 00 0 0 0 1 1 1 1 1 11 1 1 1 1 0 01 0 0 1 1 0 0 0 10 0 0 1 0 0 1 1 0 0 0 0 1 1 1 0 0 0 0 1 2 2 0 0

6、1 0 0 0 1 0 1 1 1 0 1 1 0 1 2 1 0 1 1 0 1 2 3 3 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 3 1 1 1 0 0 1 3 4 4 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 4 1 1 0 0 1 1 4 5 5 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 50 1 1 0 1 1 5 6 0 1 1 0 6 0 1 1 0 0 0 0 1 1 1 1 1 60 1 1 1 1 1 6 7 7 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 7 1 1 0 0 0 0

7、7 8 8 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 8 1 1 1 1 1 1 8 9 9 1 0 0 1 1 0 0 1 1 1 1 1 0 0 1 1 9 1 1 0 0 1 1 9 LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;ENTITY SSD ISPORT ( data : IN STD_LOGIC_VECTOR(3 DOWNTO 0); LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) ;END ;ARCHITECTURE one OF SSD ISBEGINPROCESS( da

8、ta )BEGIN為方便標(biāo)示，為方便標(biāo)示，Yx 我們使用我們使用LED7S（x）來(lái)標(biāo)示）來(lái)標(biāo)示CASE data IS 方向?yàn)? downto 0，gfedcbaWHEN 0000 = LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S NULL ;END CASE ;END PROCESS ;END ;帶有復(fù)位和時(shí)鐘使能的帶有復(fù)位和時(shí)鐘使能的10進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器LIBRARY IEEE;ENTITY CNT IS PORT (CLK,RST,EN :

9、 IN STD_LOGIC; CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT : OUT STD_LOGIC；) END CNT;ARCHITECTURE behav OF CNT IS SIGNAL CQI : STD_LOGIC_VECTOR(0 DOWNTO 3); BEGIN PROCESS(CLK, RST, EN) IF (RST = 1) THEN CQI 0) ; -計(jì)數(shù)器復(fù)位計(jì)數(shù)器復(fù)位 ELSIF (CLKEVENT AND CLK=1 )THEN -檢測(cè)時(shí)鐘上升沿檢測(cè)時(shí)鐘上升沿 IF (EN = 1 ) THEN -檢測(cè)是否允許計(jì)數(shù)檢

10、測(cè)是否允許計(jì)數(shù) IF (CQI 1001) THEN CQI = CQI + 1; ELSE CQI 0); END IF; END IF; END IF; IF (CQI = 1001 ) THEN COUT = 1; -計(jì)數(shù)大于計(jì)數(shù)大于9，輸出進(jìn)位信號(hào)，輸出進(jìn)位信號(hào) ELSE COUT = 0; END IF; CQ CNT_TO_SSD, LED7S=LED);UUT_CNT: CNT PORT MAP (CLK=CLK,RST=RST,EN=EN,CQ=CNT_TO_SSD,COUT=COUT);END;如果模10000計(jì)數(shù)器顯示需要4個(gè)SSD，我們這里可以用一個(gè)dig來(lái)表示數(shù)碼管的位

11、選信號(hào)，用一個(gè)位寬為4的dig（3 downto 0）來(lái)表示數(shù)碼管段選信號(hào)。當(dāng)你想最后一個(gè)數(shù)碼管顯示數(shù)字1時(shí)，只需給dig（3 downto 0）賦值“1110”選中最后一位數(shù)碼管，并且seg7:0賦值 “10011111”即可。26由于數(shù)碼管動(dòng)態(tài)顯示，在輪流顯示過(guò)程中，每位數(shù)碼管的點(diǎn)亮?xí)r間為1ms16ms，由于人的視覺(jué)暫留現(xiàn)象及發(fā)光二極體的余輝效應(yīng)，盡管實(shí)際上各位數(shù)碼管并非同時(shí)點(diǎn)亮，但只要掃描的速度足夠快，給人的印象就是一組穩(wěn)定的顯示資料，不會(huì)有閃爍感，動(dòng)態(tài)顯示的效果和靜態(tài)顯示是一樣的，能夠節(jié)省大量的I/O口，而且功耗更低。Clk來(lái)決定，例如Spartan6的時(shí)鐘頻率為100Mhz，周期為1

12、0ns，需要時(shí)鐘分頻。選用refresh周期為4ms。 動(dòng)態(tài)掃描原理 在許多情況下為了節(jié)省IO管腳和內(nèi)部邏輯資源，常用動(dòng)態(tài)掃描的方法進(jìn)行顯示。動(dòng)態(tài)掃描顯示利用了時(shí)分原理和人的視覺(jué)暫留現(xiàn)象。例如，4位掃描數(shù)碼顯示器將時(shí)間劃分為4個(gè)掃描周期： 周期1一周期2一周期3一周期4 每個(gè)周期只選通一位數(shù)據(jù)。在周期1顯示第1個(gè)數(shù)碼，周期2顯示第2個(gè)數(shù)碼管。在掃描四個(gè)周期后，又重新按順序循環(huán)。如果掃描的速度足夠快，人的感覺(jué)就象4個(gè)數(shù)碼同時(shí)顯示。 掃描模塊文件掃描模塊文件 LIBRARY IEEELIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALLUSE IEEE.STD_LOGIC

13、_1164.ALL；USE IEEE.STD_LOGIC_UNSIGNED.ALLUSE IEEE.STD_LOGIC_UNSIGNED.ALL；ENTITY SCAN4A ISENTITY SCAN4A ISPORT(CLK_SCAN: IN STD_LOGICPORT(CLK_SCAN: IN STD_LOGIC； DATA_IN:IN STD_LOGIC_VECTOR (3 DOWNTO 0); DATA_IN:IN STD_LOGIC_VECTOR (3 DOWNTO 0); SEL:OUT STD_LOGIC_VECTOR(3 DOWNTO 0) SEL:OUT STD_LOGIC_

14、VECTOR(3 DOWNTO 0)； DOUT:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) DOUT:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)；END SCAN4AEND SCAN4A； ARCHITECTURE BEHAVE OF SCAN4A ISARCHITECTURE BEHAVE OF SCAN4A ISSIGNAL S1:STD_LOGIC_VECTOR(1 DOWNTO 0)SIGNAL S1:STD_LOGIC_VECTOR(1 DOWNTO 0)；SIGNAL BCD_OUT:STD_LOGIC_VECTOR(3 DOWNTO

15、0)SIGNAL BCD_OUT:STD_LOGIC_VECTOR(3 DOWNTO 0)；BEGINBEGINPROCESS(CLK_SCAN)PROCESS(CLK_SCAN)BEGINBEGINIF (CLK_SCANEVENT AND CLK_SCAN=1 )THEN IF (CLK_SCANEVENT AND CLK_SCAN=1 )THEN IF (S1=“11) THEN S1=00 IF (S1=“11) THEN S1=00； ELSE S1=S1+1 ELSE S1SELSELSELSELSELSELSELSELSELSELDOUTDOUTDOUTDOUTDOUTDOUTD

16、OUTDOUTDOUTDOUTDOUTDOUTDOUTDOUTDOUTDOUTDOUTDOUTDOUTDOUTDOUTDOUT= 00000011 ；END CASEEND CASE；END PROCESSEND PROCESS；END BEHAVEEND BEHAVE； 7段數(shù)碼管顯示的模段數(shù)碼管顯示的模10計(jì)數(shù)器（計(jì)數(shù)器（SSD） 移位寄存器電路移位寄存器電路33帶有并行置位的移位寄存器帶有并行置位的移位寄存器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY SHFRT IS - 8位右移寄存器位右移寄存器 PORT ( CLK,LOAD :

17、IN STD_LOGIC; DIN : IN STD_LOGIC_VECTOR(7 DOWNTO 0); QB : OUT STD_LOGIC );END SHFRT;ARCHITECTURE behavior OF SHFRT ISSIGNAL REG8 : STD_LOGIC_VECTOR(7 DOWNTO 0);BEGIN PROCESS (CLK, LOAD) BEGIN IF (CLKEVENT AND CLK = 1) THEN IF (LOAD = 1) THEN - 裝載新數(shù)據(jù)裝載新數(shù)據(jù) REG8 = DIN; ELSE REG8(6 DOWNTO 0) = REG8(7 DOWNTO 1); QB REG(0) = C0 ; REG(7 DOWNTO 1) =