SoC系統(tǒng)測試與分析

1、西安電子科技大學(xué)西安電子科技大學(xué)第七講第七講 SOC系統(tǒng)測試與分析系統(tǒng)測試與分析? SoC系統(tǒng)驗證方法? SoC系統(tǒng)測試原理及方法西安電子科技大學(xué)西安電子科技大學(xué)SoC系統(tǒng)驗證方法系統(tǒng)驗證方法在系統(tǒng)芯片的設(shè)計過程中，系統(tǒng)規(guī)約確定之后進行系統(tǒng)級設(shè)計。首先對系統(tǒng)行為進行建模，根據(jù)功能規(guī)范要求對行為模型進行驗證；然后將行為模型映射到由芯核和功能塊組成的架構(gòu)之上。目的就是去驗證該架構(gòu)的功能和性能。西安電子科技大學(xué)西安電子科技大學(xué)SoC系統(tǒng)驗證方法系統(tǒng)驗證方法在功能設(shè)計和架構(gòu)映射之后，都需要進行驗證，分別是功能驗證和性能驗證。功能驗證：目的是檢查行為設(shè)計是否滿足功能需求。性能驗證：目的是檢查所選出的架構(gòu)

2、是在滿足功能需求之外是否能滿足性能需求。西安電子科技大學(xué)西安電子科技大學(xué)SoC系統(tǒng)驗證方法系統(tǒng)驗證方法在整個驗證過程中，都將使用測試平臺來檢驗設(shè)計對象的功能，系統(tǒng)級測試平臺是整個驗證過程的一個關(guān)鍵。西安電子科技大學(xué)西安電子科技大學(xué)SoC系統(tǒng)驗證方法系統(tǒng)驗證方法從系統(tǒng)規(guī)約中提取出一項功能要求，并定義出檢驗其功能的具體測試，重復(fù)進行，直至為每一項功能都建立了測試。西安電子科技大學(xué)西安電子科技大學(xué)SoC系統(tǒng)驗證方法系統(tǒng)驗證方法? 在實際中對SoC進行驗證時，由于它是由多個功能塊組成，可以將SoC的整個系統(tǒng)級測試平臺運用于系統(tǒng)芯片的每一個子模塊（功能塊），實現(xiàn)對每個功能塊的細節(jié)進行驗證。西安電子科技大

3、學(xué)西安電子科技大學(xué)SoC系統(tǒng)驗證方法系統(tǒng)驗證方法? 對SoC功能塊的細節(jié)進行驗證時，可以采用如下多種方法：硬件建模、接口驗證、軟 /硬件協(xié)同驗證、隨機測試、基于應(yīng)用程序的驗證、門級驗證等。? 硬件建模硬件建模 為了達到足夠高的無故障率，需要運行大量的應(yīng)用程序來進行測試。 對于規(guī)模較小的設(shè)計，可以使用單個FPGA對整個芯片進行建模 對于規(guī)模較大的設(shè)計，可以使用多個FPGA進行建模，配合專門開發(fā)的軟件，構(gòu)建硬件仿真器西安電子科技大學(xué)西安電子科技大學(xué)硬件仿真器硬件仿真器提供了對可重配置邏輯、可編程互連、大容量邏輯以及特殊存儲器和處理器的支持。對SoC的設(shè)計，若要使用硬件仿真，就需要提供適合于硬件仿真

4、器的各種模型，如微處理器、存儲器、總線功能模型、監(jiān)控器、時序產(chǎn)生器等。這些模型的建立應(yīng)該在SoC設(shè)計階段的早期就開始進行，可以與芯核的提供商一起來共同解決。西安電子科技大學(xué)西安電子科技大學(xué)協(xié)同驗證與仿真? 在設(shè)計階段的早期建立協(xié)同驗證環(huán)境，進行軟件 /硬件協(xié)同驗證。使用協(xié)同驗證可以達到如下目標：讓電路工程師們能夠同時設(shè)計、開發(fā)和調(diào)試軟件和硬件，同時在系統(tǒng)集成和制造芯片之前將設(shè)計錯誤去除。西安電子科技大學(xué)西安電子科技大學(xué)協(xié)同驗證與仿真協(xié)同驗證與仿真西安電子科技大學(xué)西安電子科技大學(xué)協(xié)同驗證與仿真從理論上講，在協(xié)同仿真中，硬件可以用 C/C+建模，整個系統(tǒng)可以像單個 C/C+程序一樣執(zhí)行。實際上，對

5、硬件的實現(xiàn)，仍是采用 HDL/RTL描述。因此，協(xié)同仿真需要一個或多個 HDL仿真器和一個C/C+平臺（編譯器、裝入程序、鏈接器和計算機操作系統(tǒng)的其他部分）。西安電子科技大學(xué)西安電子科技大學(xué)硬件仿真? 在協(xié)同仿真中，包括 HDL仿真器和軟件仿真器在內(nèi)的兩個或多個仿真器需要互相鏈接，因此不同仿真器之間的通信是關(guān)鍵問題，可以采用主/從模式、分布式模式兩種方案。西安電子科技大學(xué)西安電子科技大學(xué)系統(tǒng)級時序驗證? 時序驗證是用來檢查設(shè)計對象是否滿足預(yù)期的時序要求。對所設(shè)計電路中的每一個存儲單元和鎖存器都存在需要滿足的時序要求，如建立時間、保持時間、延遲時間等。? 時序分析有動態(tài)分析和靜態(tài)分析兩種類型。?

6、 動態(tài)時序分析使用仿真向量去驗證；對于給定的輸入，電路的輸出結(jié)果是否符合時序的規(guī)定。? 靜態(tài)時序分析檢查電路中的所有時序路徑西安電子科技大學(xué)西安電子科技大學(xué)物理驗證? 物理設(shè)計是在邏輯設(shè)計或電路設(shè)計之后實現(xiàn)物理版圖的過程。? 物理版圖是由各層次的版圖編輯而成，形成晶體管和其他器件相互間的連線。? 物理驗證是物理設(shè)計的一個重要環(huán)節(jié)。西安電子科技大學(xué)西安電子科技大學(xué)物理驗證物理驗證西安電子科技大學(xué)西安電子科技大學(xué)物理驗證? 物理驗證階段的任務(wù)是對最后結(jié)果進行驗證，主要有功耗分析、設(shè)計規(guī)則檢查、版圖邏輯圖一致性檢查、物理效應(yīng)分析等工作。西安電子科技大學(xué)西安電子科技大學(xué)SoC系統(tǒng)測試原理及方法系統(tǒng)測試

7、原理及方法現(xiàn)在人們對電路的測試通常是在測試系統(tǒng)所提供的硬件、軟件環(huán)境下實現(xiàn)的。測試矢量是影響測試效果的關(guān)鍵，它可通過測試生成（ATPG）算法獲得。西安電子科技大學(xué)西安電子科技大學(xué)SoC系統(tǒng)測試原理及方法系統(tǒng)測試原理及方法計算機主要用于為被測電路生成測試矢量；數(shù)據(jù)信號發(fā)生器根據(jù)計算機的要求產(chǎn)生測試波形，并加載到被測電路上；邏輯分析儀采集被測電路的響應(yīng)信號并進行一定的分析，然后將結(jié)果送到計算機中進行處理。西安電子科技大學(xué)西安電子科技大學(xué)基于神經(jīng)網(wǎng)絡(luò)的電路測試生成基于神經(jīng)網(wǎng)絡(luò)的電路測試生成方法方法? 人工神經(jīng)網(wǎng)絡(luò)（ANN）由于其優(yōu)良的特性，能較好的處理目前串行計算機難于解決的 NP完全問題（如Hop

8、field神經(jīng)網(wǎng)絡(luò)用于TSP問題的求解）。? 根據(jù)組合電路測試生成的特點，選用 Hopfield神經(jīng)網(wǎng)絡(luò)作為電路建模的基礎(chǔ)，用神經(jīng)網(wǎng)絡(luò)的能量函數(shù)來表征電路的邏輯特性。西安電子科技大學(xué)西安電子科技大學(xué)二元判定圖二元判定圖BDD? 二元判定圖(BDD)就是一種較有效的方法，它將布爾函數(shù)的功能用有向無環(huán)圖來表示，圖中從根節(jié)點到葉節(jié)點的路徑對應(yīng)了布爾函數(shù)值為 1的一個輸入矢量。西安電子科技大學(xué)西安電子科技大學(xué)? 電路的可測性電路的可測性一般定義為測試的簡便性或經(jīng)濟而有效測試的能力，主要涉及如下三個基本方面：測試矢量的產(chǎn)生、測試的評估和計算、測試的施加。? 電路可測性設(shè)計的基礎(chǔ)是電路可測性設(shè)計的基礎(chǔ)是

9、可測性的度量方法大規(guī)模集成電路與系統(tǒng)的可測大規(guī)模集成電路與系統(tǒng)的可測性設(shè)計性設(shè)計西安電子科技大學(xué)西安電子科技大學(xué)VLSI與系統(tǒng)的可測性設(shè)計與系統(tǒng)的可測性設(shè)計? 邊界掃描可測性設(shè)計? 數(shù)摸混合電路的邊界掃描測試? 專用集成電路設(shè)計中的邊界掃描西安電子科技大學(xué)西安電子科技大學(xué)VLSI與系統(tǒng)的可測性設(shè)計與系統(tǒng)的可測性設(shè)計? 邊界掃描可測性設(shè)計邊界掃描可測性設(shè)計邊界掃描測試是一種可應(yīng)用于數(shù)字器件的具有結(jié)構(gòu)化特性的測試技術(shù)，它通過在集成電路的設(shè)計階段采取一些措施，能在很大程度上簡化印制電路板級的測試，從而降低測試費用問。西安電子科技大學(xué)西安電子科技大學(xué)VLSI與系統(tǒng)的可測性設(shè)計與系統(tǒng)的可測性設(shè)計? 數(shù)摸混合電路的邊界掃描測試數(shù)摸混合電路的邊界掃描測試?通過數(shù)?；蚰?shù)轉(zhuǎn)換器 (ADC或DAC)將模擬電路的模擬信號轉(zhuǎn)換為數(shù)字信號，并由邊界掃描鏈輸出，或者把測試模擬電路的模擬信號先把其數(shù)字信號形式由邊界掃描管腳輸入，加到相應(yīng)的模數(shù)轉(zhuǎn)換器上，完成對模擬器件的測試。? 專用集成電路設(shè)計中的邊界掃描專用集成電路設(shè)計中的邊界掃描?對規(guī)模較小的FPGA器件，若它未含有邊界掃描測試端口，則進行可測性設(shè)計時應(yīng)為其設(shè)計邊界掃描測試端口，并連入邊界掃描鏈。西安電子科技大學(xué)西安電子科技大學(xué)JTAG接口與啟動配置JTAG(Join