微機(jī)接口技術(shù)概論ppt課件

1、微機(jī)系統(tǒng)與接口技術(shù)微機(jī)系統(tǒng)與接口技術(shù) 本課程是計(jì)算機(jī)科學(xué)與技術(shù)和信息安全等專本課程是計(jì)算機(jī)科學(xué)與技術(shù)和信息安全等專業(yè)本科和?？茖W(xué)生必修的一門專業(yè)課。業(yè)本科和?？茖W(xué)生必修的一門專業(yè)課。 其前修課程有大規(guī)模集成電路、計(jì)算機(jī)組成其前修課程有大規(guī)模集成電路、計(jì)算機(jī)組成原理、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、數(shù)據(jù)結(jié)構(gòu)等。原理、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、數(shù)據(jù)結(jié)構(gòu)等。 為進(jìn)一步學(xué)習(xí)和研究計(jì)算機(jī)網(wǎng)絡(luò)、分布式系為進(jìn)一步學(xué)習(xí)和研究計(jì)算機(jī)網(wǎng)絡(luò)、分布式系統(tǒng)、大規(guī)模并行處理系統(tǒng)、計(jì)算機(jī)集群、網(wǎng)格系統(tǒng)、大規(guī)模并行處理系統(tǒng)、計(jì)算機(jī)集群、網(wǎng)格系統(tǒng)等打下堅(jiān)實(shí)的基礎(chǔ)。統(tǒng)等打下堅(jiān)實(shí)的基礎(chǔ)。 系統(tǒng)學(xué)習(xí)微處理器、內(nèi)外存儲(chǔ)器、各種控制器和輸入系統(tǒng)學(xué)習(xí)微處理器、內(nèi)外

2、存儲(chǔ)器、各種控制器和輸入/輸出接口芯片的結(jié)構(gòu)輸出接口芯片的結(jié)構(gòu)和原理，掌握構(gòu)成現(xiàn)代微機(jī)系統(tǒng)的硬軟件組成和接口技術(shù)。和原理，掌握構(gòu)成現(xiàn)代微機(jī)系統(tǒng)的硬軟件組成和接口技術(shù)。 切實(shí)掌握微型計(jì)算機(jī)實(shí)現(xiàn)技術(shù)、計(jì)算機(jī)主板組成原理、各種接口設(shè)計(jì)及其驅(qū)切實(shí)掌握微型計(jì)算機(jī)實(shí)現(xiàn)技術(shù)、計(jì)算機(jī)主板組成原理、各種接口設(shè)計(jì)及其驅(qū)動(dòng)編程方法、微機(jī)系統(tǒng)的研究和開發(fā)。動(dòng)編程方法、微機(jī)系統(tǒng)的研究和開發(fā)。 深入了解微處理器和微機(jī)系統(tǒng)的新發(fā)展和新技術(shù)，學(xué)會(huì)系統(tǒng)科學(xué)地分析問題深入了解微處理器和微機(jī)系統(tǒng)的新發(fā)展和新技術(shù)，學(xué)會(huì)系統(tǒng)科學(xué)地分析問題和解決問題，提高認(rèn)知能力和創(chuàng)新能力。和解決問題，提高認(rèn)知能力和創(chuàng)新能力。同學(xué)們不僅要學(xué)習(xí)同學(xué)們不僅

3、要學(xué)習(xí)3232位微處理器的原理及微機(jī)位微處理器的原理及微機(jī)各種接口電路的原理與作用，而且還要掌握常用各種接口電路的原理與作用，而且還要掌握常用接口的設(shè)計(jì)與分析方法，并具有一定的動(dòng)手實(shí)驗(yàn)接口的設(shè)計(jì)與分析方法，并具有一定的動(dòng)手實(shí)驗(yàn)?zāi)芰徒涌趹?yīng)用程序的編寫能力，為將來(lái)的學(xué)習(xí)能力和接口應(yīng)用程序的編寫能力，為將來(lái)的學(xué)習(xí)與實(shí)踐打下良好基礎(chǔ)。與實(shí)踐打下良好基礎(chǔ)。請(qǐng)同學(xué)們下載電子講義，在課堂上注意聽講并請(qǐng)同學(xué)們下載電子講義，在課堂上注意聽講并在講義中補(bǔ)充課堂筆記，認(rèn)真獨(dú)立完成作業(yè)，做在講義中補(bǔ)充課堂筆記，認(rèn)真獨(dú)立完成作業(yè)，做好實(shí)驗(yàn)、做好課前預(yù)習(xí)和課后復(fù)習(xí)。好實(shí)驗(yàn)、做好課前預(yù)習(xí)和課后復(fù)習(xí)。第一章第一章 概概 論

4、論1.1 微計(jì)算機(jī)系統(tǒng)組成微計(jì)算機(jī)系統(tǒng)組成 微型計(jì)算機(jī)屬于第四代電子計(jì)算機(jī)產(chǎn)品。一般主機(jī)按體積、性能和價(jià)格分為巨型機(jī)、大型機(jī)、中型機(jī)、小型機(jī)和微型機(jī)五類。 起初，中央處理器CPU的運(yùn)算器和控制器集成在一片集成電路芯片上，稱為微處理器MPU。 微處理器是微機(jī)系統(tǒng)的核心部分，自70年代初出現(xiàn)第一片微處理器芯片以來(lái)，微處理器的性能和集成度幾乎每?jī)赡攴环?，其發(fā)展速度大大超過(guò)了前幾代計(jì)算機(jī)。1.1.1 1.1.1 微機(jī)系統(tǒng)、微計(jì)算機(jī)和微處理器微機(jī)系統(tǒng)、微計(jì)算機(jī)和微處理器1.2 典型微處理器簡(jiǎn)介典型微處理器簡(jiǎn)介1.2.1 8位微處理器位微處理器特點(diǎn)特點(diǎn)產(chǎn)品：產(chǎn)品：Intel 8080，Motorola

5、6800，Zilog Z80，Rockwell R6502特點(diǎn)：特點(diǎn)： 線寬：線寬：2m，NMOS，8000管管 主頻：主頻：1MHzM6800），），2MHz8080），），2.54.0MHzZ80） 總線：總線：8DB，16AB，40DIP 寄存器：寄存器：8080有有9個(gè)：個(gè)：B、C、D、E、H、L以及以及W、Z，累加器、累加器、SP、PC MC6800有有6個(gè)：個(gè)：PC、SP、IX、Acc.A、Acc.B、CCR Z80有有18個(gè)個(gè)8位寄存器以及位寄存器以及4個(gè)個(gè)16位寄存器位寄存器PC、SP、IX、IY I/O端口：端口：i8080和和Z80是獨(dú)立編址，是獨(dú)立編址，M6800是存儲(chǔ)器

6、映是存儲(chǔ)器映像像 指令：指令：7080條條 周期為周期為2s 時(shí)鐘：?jiǎn)螘r(shí)鐘：?jiǎn)?多相多相 電源：?jiǎn)坞娫矗簡(jiǎn)?多電源，多電源，5v、12v 功能：中斷、堆棧、微程序控制功能：中斷、堆棧、微程序控制 語(yǔ)言：匯編，高級(jí)語(yǔ)言：匯編，高級(jí)語(yǔ)言的解釋和編譯語(yǔ)言的解釋和編譯 應(yīng)用：商業(yè)和實(shí)時(shí)控制、智能終端、消費(fèi)應(yīng)用：商業(yè)和實(shí)時(shí)控制、智能終端、消費(fèi)/進(jìn)程控制，進(jìn)程控制，PC 1.2.1 8位微處理器位微處理器i8080Intel8080Intel8080：由：由80808080芯片，系統(tǒng)控制器芯片，系統(tǒng)控制器82288228，時(shí)鐘發(fā)生，時(shí)鐘發(fā)生/ /驅(qū)動(dòng)器驅(qū)動(dòng)器82248224構(gòu)成。構(gòu)成。 19731973年

7、年Motorola6800Motorola6800：ALUALU、指令譯碼和控制、寄存器組、指令譯碼和控制、寄存器組、I/OI/O和數(shù)據(jù)緩沖。和數(shù)據(jù)緩沖。19741974年年 1.2.1 8位微處理器M68001.2.1 81.2.1 8位微處理器位微處理器Z80Z80Z80Z80：由：由ALUALU、控制部件、寄存器組、總線及其緩沖器組成。、控制部件、寄存器組、總線及其緩沖器組成。19771977年。年。兩組通用兩組通用R R、變址、變址R R、中斷頁(yè)面、中斷頁(yè)面I I、刷新計(jì)數(shù)器、刷新計(jì)數(shù)器R R，較強(qiáng)中斷能力，較強(qiáng)中斷能力，電源時(shí)鐘單一，電源時(shí)鐘單一，158158條指令、兼容條指令、兼容

8、80808080指令系統(tǒng)指令系統(tǒng)1.2.2 161.2.2 16位微處理器位微處理器-i8086/i8088-i8086/i80881 1）1. Intel 8086/8088 （1978/1979年）年） 線寬：線寬：1.5m COMS工藝工藝 2.9萬(wàn)管萬(wàn)管 5MHz8MHz主頻主頻 DB：內(nèi)部：內(nèi)部：16位，外部：位，外部：8086為為16位，位，8088為為8位位 AB：20位，尋址位，尋址1MB地址空間地址空間 EU：ALU AX、BX、CX、DX：通用寄存器：通用寄存器 SP、BP：指針寄存器：指針寄存器 DI、SI：變址寄存器：變址寄存器 FLAGS：狀態(tài)標(biāo)志：狀態(tài)標(biāo)志CF、PF

9、、AF、ZF、SF、OF 控制狀態(tài)控制狀態(tài)DF、IF、TF 指令譯碼指令譯碼 控制電路控制電路 BIU：CS、DS、SS、ES 段寄存器段寄存器 IP指令指針指令指針 內(nèi)部通信寄存器內(nèi)部通信寄存器 20位地址加法器：位地址加法器： REGx16偏移量偏移量 指令隊(duì)列指令隊(duì)列FIFO：8088是是4B，8086是是6B 總線控制電路總線控制電路 1.2.2 161.2.2 16位微處理器位微處理器-i8086/i8088-i8086/i80882 2）BIU:與內(nèi)存及I/O芯片接口，提供總線控制信號(hào)，執(zhí)行外部總線周期，根據(jù)EU請(qǐng)求完成取指和數(shù)據(jù)交換;EU：指令執(zhí)行，進(jìn)行數(shù)據(jù)處理和有效地址計(jì)算并管

10、理R1.2.2 161.2.2 16位微處理器位微處理器-i80186/i80188-i80186/i801882. Intel 80186/80188 單片機(jī)：內(nèi)含單片機(jī)：內(nèi)含 8MHz主頻、主頻、68引腳的引腳的 8086/8088 時(shí)鐘發(fā)生器時(shí)鐘發(fā)生器 片選和準(zhǔn)備好電路片選和準(zhǔn)備好電路 一個(gè)中斷控制器：一個(gè)中斷控制器：PIC(1) 二個(gè)二個(gè)DMA通道：通道：DMAC(2) 三個(gè)定時(shí)器三個(gè)定時(shí)器/計(jì)數(shù)器：計(jì)數(shù)器：CNT(3) 應(yīng)用：智能控制器、網(wǎng)卡等應(yīng)用：智能控制器、網(wǎng)卡等 1.2.2 161.2.2 16位微處理器位微處理器-i80286-i802861 1）3. Intel 80286

11、 （1982年） (1)概況 增強(qiáng)16位，線寬1.52m，13.4萬(wàn)管，625MHz主頻 DB：16 四列直插封裝 AB：24 片內(nèi)MMU：物理地址16MB，虛擬地址1GB 工作模式：實(shí)地址形式：8086全部功能。 維護(hù)虛擬地址形式：實(shí)模式存儲(chǔ)管理虛存支持維護(hù)多任務(wù)多用戶支持， 4級(jí)特權(quán)保護(hù)：支持OS與任務(wù)分離，支持任務(wù)中程序與數(shù)據(jù)保護(hù) CS、DS、SS、ES TSS任務(wù)狀態(tài)段、DTS描述符表段GDT、LDT、IDT）15條新指令1.2.2 161.2.2 16位微處理器位微處理器-i80286-i802862 2）總線部件總線部件BU BU 指令部件指令部件IU IU 執(zhí)行部件執(zhí)行部件EU

12、EU 地址地址部件部件AUAU每個(gè)部件可與其他部件異步并行操作，運(yùn)行速每個(gè)部件可與其他部件異步并行操作，運(yùn)行速度比較快度比較快1.2.2 161.2.2 16位微處理器位微處理器-i80286-i802863 3）（2內(nèi)部結(jié)構(gòu)：內(nèi)部結(jié)構(gòu)：BU，IU，EU，AUBU：CPUDB 與與80287FPU接口接口 預(yù)取器和預(yù)取器和6B指令隊(duì)列指令隊(duì)列IU：指令譯碼器：指令字節(jié)：指令譯碼器：指令字節(jié)69位微碼位微碼 已譯碼指令隊(duì)列：容納已譯碼指令隊(duì)列：容納3條指令條指令EU：ALU 寄存器組：通用寄存器，寄存器組：通用寄存器，F(xiàn)LAGS 控制電路：控制電路：69位微碼位微碼控制電位序列控制電位序列AU：

13、實(shí)地址模式：段基址偏移量：實(shí)地址模式：段基址偏移量20位物理地址位物理地址 保護(hù)模式：存儲(chǔ)保護(hù)：許可性、段限制保護(hù)模式：存儲(chǔ)保護(hù)：許可性、段限制 邏輯地址邏輯地址 線性地址即線性地址即24位物理地址位物理地址1.2.3 321.2.3 32位微處理器位微處理器-i80386-i803861 1）1. Intel 80386系列系列1985.10） 全全32位體系結(jié)構(gòu)位體系結(jié)構(gòu) MMU片內(nèi)，片內(nèi)，Cache片外片外 1.51.0m，CHMOS工藝，工藝，132引腳，引腳，27.5萬(wàn)管萬(wàn)管 主頻：主頻：12.540MHz 物理地址物理地址4GB、虛存空間、虛存空間64TB 段頁(yè)式虛存段頁(yè)式虛存 6

14、級(jí)流水線級(jí)流水線（1內(nèi)部結(jié)構(gòu)：內(nèi)部結(jié)構(gòu)：6個(gè)部件組成，指令流水線，地址流水個(gè)部件組成，指令流水線，地址流水線線 總線接口部件：總線接口部件：CPU 芯片總線芯片總線 特權(quán)請(qǐng)求控制器特權(quán)請(qǐng)求控制器 地址驅(qū)動(dòng)器地址驅(qū)動(dòng)器 總線帶寬控制器總線帶寬控制器 多路收發(fā)器多路收發(fā)器 接收預(yù)取部件取指和執(zhí)行部件傳數(shù)的請(qǐng)求，并做優(yōu)先接收預(yù)取部件取指和執(zhí)行部件傳數(shù)的請(qǐng)求，并做優(yōu)先權(quán)處理權(quán)處理;產(chǎn)生總線產(chǎn)生總線周期地址、數(shù)據(jù)和控制信號(hào)周期地址、數(shù)據(jù)和控制信號(hào);與其它總線主控設(shè)備和協(xié)與其它總線主控設(shè)備和協(xié)處理器接口。處理器接口。1.2.3 321.2.3 32位微處理器位微處理器-i80386-i803862 2）總

15、線接口總線接口 指令預(yù)取指令預(yù)取 指令譯碼指令譯碼 執(zhí)行執(zhí)行 分段分段 分分頁(yè)部件頁(yè)部件1.2.3 321.2.3 32位微處理器位微處理器-i80386-i803863 3）指令預(yù)取部件指令預(yù)取部件 預(yù)取器：總線空閑時(shí)，通過(guò)預(yù)取器：總線空閑時(shí)，通過(guò)BIU按序取指送入預(yù)取隊(duì)列。按序取指送入預(yù)取隊(duì)列。 預(yù)取隊(duì)列預(yù)取隊(duì)列16B）指令譯碼部件。指令譯碼部件。指令譯碼部件指令譯碼部件 指令譯碼：指令字節(jié)指令譯碼：指令字節(jié)內(nèi)部碼內(nèi)部碼 已譯碼指令隊(duì)列：緩沖深度已譯碼指令隊(duì)列：緩沖深度3條指令條指令 、部件組成部件組成80386的指令流水線的指令流水線執(zhí)行部件執(zhí)行部件 控制器控制器 數(shù)據(jù)處理器數(shù)據(jù)處理器

16、保護(hù)檢測(cè)保護(hù)檢測(cè) 把已譯碼指令隊(duì)列中的內(nèi)部碼轉(zhuǎn)換成時(shí)序控制信號(hào)、其他部件把已譯碼指令隊(duì)列中的內(nèi)部碼轉(zhuǎn)換成時(shí)序控制信號(hào)、其他部件 協(xié)同完成指令操作，還用專用硬件加速某些操作的執(zhí)行協(xié)同完成指令操作，還用專用硬件加速某些操作的執(zhí)行分段部件：邏輯地址分段部件：邏輯地址線性地址線性地址 三輸入加法器三輸入加法器 描述符寄存器描述符寄存器 限長(zhǎng)和屬性限長(zhǎng)和屬性PLA 經(jīng)過(guò)分段有效性檢查，把邏輯地址轉(zhuǎn)換成線性地址經(jīng)過(guò)分段有效性檢查，把邏輯地址轉(zhuǎn)換成線性地址1.2.3 321.2.3 32位微處理器位微處理器-i80386-i803864 4）分頁(yè)部件：線性地址分頁(yè)部件：線性地址物理地址物理地址 加法器加法器

17、 頁(yè)頁(yè)Cache 控制和特性控制和特性PLA 允許分頁(yè)時(shí)，將從分段部件或指令預(yù)取部件允許分頁(yè)時(shí)，將從分段部件或指令預(yù)取部件得到的線性地址轉(zhuǎn)換成物理地址，并用得到的線性地址轉(zhuǎn)換成物理地址，并用TLB加速地址加速地址變換，變換后的物理地址送變換，變換后的物理地址送BIU，完成了內(nèi)存與，完成了內(nèi)存與I/O的存取的存取 、部件組成部件組成80386的地址流水線的地址流水線 、部件構(gòu)成存儲(chǔ)器管理部件部件構(gòu)成存儲(chǔ)器管理部件MMU1.2.3 321.2.3 32位微處理器位微處理器-i80386-i803865 5）（2寄存器組寄存器組 32位寄存器：位寄存器：EAX、EBX、ECX、EDX、ESI、EDI

18、、EBP、ESP 指令指針：指令指針： EIP(32)、IP(16) EFLAGS： VM、RF、NT、IOPL、OF、DF、IF、TF、SF、ZF、AF、PF、CF VM：虛擬：虛擬8086模式模式 RF：恢復(fù)標(biāo)志：恢復(fù)標(biāo)志 NT：任務(wù)嵌套任務(wù)嵌套 IOPL：I/O特權(quán)級(jí)特權(quán)級(jí) 控制控制R CR0：定義控制標(biāo)志：定義控制標(biāo)志 CR1：保管：保管 CR2：頁(yè)故障線性地址：頁(yè)故障線性地址 CR3：頁(yè)目錄：頁(yè)目錄表基址表基址 系統(tǒng)地址寄存器系統(tǒng)地址寄存器 測(cè)試寄存器測(cè)試寄存器 調(diào)試寄存器調(diào)試寄存器 段寄存器段寄存器16位）：位）：CS、SS、DS、ES、FS、GS1.2.3 321.2.3 32位

19、微處理器位微處理器-i80386-i803866 6）（3工作模式工作模式 實(shí)模式：與實(shí)模式：與8086相同，可以處理相同，可以處理32位數(shù)據(jù)，增加位數(shù)據(jù)，增加FS、GS 保護(hù)模式：保護(hù)模式：4GB物理空間、段長(zhǎng)可達(dá)物理空間、段長(zhǎng)可達(dá)1MB不用頁(yè)）不用頁(yè)）/4GB啟動(dòng)頁(yè)）啟動(dòng)頁(yè)） 多任務(wù)保護(hù)機(jī)制多任務(wù)保護(hù)機(jī)制 虛擬虛擬8086模式：實(shí)模式保護(hù)功能模式：實(shí)模式保護(hù)功能（4存儲(chǔ)地址空間存儲(chǔ)地址空間物理地址空間物理地址空間 4GB 虛擬地址空間虛擬地址空間64TB1.2.3 321.2.3 32位微處理器位微處理器-i80386-i803867 7）(5) 80386 Family 80386 DX

20、 全全32位，位，80386原型原型 80386 SX 外部外部DB16位，外部位，外部AB24位位 80386 SL 采用低功耗和采用低功耗和SMM系統(tǒng)管理模式的系統(tǒng)管理模式的80386SX 3.3V和和5V電源電源, SMI和靜態(tài)和靜態(tài)CMOS工藝工藝 ,系統(tǒng)閑置時(shí)工作頻率降到系統(tǒng)閑置時(shí)工作頻率降到0Hz進(jìn)入休眠狀進(jìn)入休眠狀態(tài)，態(tài)，功耗低于功耗低于0.25W 80386 DL 采用采用SL技術(shù)的技術(shù)的80386DX，低功耗和節(jié)能，低功耗和節(jié)能型型 80386 EX AB為為26位的位的80386SX，增加系統(tǒng)管理，增加系統(tǒng)管理模式和模式和能源管理技術(shù)，主要應(yīng)用于嵌入式系統(tǒng)能源管理技術(shù)，主要

21、應(yīng)用于嵌入式系統(tǒng)1.2.3 321.2.3 32位微處理器位微處理器-i80486-i804861 1）2. Intel 80486系列系列1989.4）(1)特點(diǎn)特點(diǎn)1.00.8m工藝工藝 120萬(wàn)管萬(wàn)管 25120MHz 168針針PGA RISC技術(shù)：技術(shù)：40MIPS，常用指令執(zhí)行僅，常用指令執(zhí)行僅1T微碼控制微碼控制部分硬布線邏輯，降低指令執(zhí)部分硬布線邏輯，降低指令執(zhí)行的時(shí)鐘數(shù)行的時(shí)鐘數(shù)突發(fā)總線突發(fā)總線Burst BUS技術(shù)。地址相關(guān)技術(shù)。地址相關(guān)的的16B數(shù)據(jù)數(shù)據(jù)I/O內(nèi)部集成了內(nèi)部集成了FPU和和Cache，并支持二級(jí)，并支持二級(jí)Cache內(nèi)部結(jié)構(gòu)：總線接口部件內(nèi)部結(jié)構(gòu)：總線接口

22、部件 指令預(yù)取部件指令預(yù)取部件 指令譯碼部件指令譯碼部件 控制部件控制部件 整數(shù)部件整數(shù)部件 段部件：重定位段部件：重定位 頁(yè)部件：固定頁(yè)面頁(yè)部件：固定頁(yè)面 Cache：數(shù)據(jù)與指令共用：數(shù)據(jù)與指令共用8KB，4路組相聯(lián)路組相聯(lián) FPU：算術(shù)運(yùn)算，超越函數(shù)：算術(shù)運(yùn)算，超越函數(shù) 全全32位體系結(jié)構(gòu)：地址總線、數(shù)據(jù)總線和位體系結(jié)構(gòu)：地址總線、數(shù)據(jù)總線和寄存器組寄存器組 數(shù)據(jù)總線動(dòng)態(tài)變換：數(shù)據(jù)總線動(dòng)態(tài)變換： 8/16/32位位1.2.3 32位微處理器-i804862）總線接口 指令預(yù)取 指令譯碼 控制 整數(shù) 分段 分頁(yè) Cache 浮點(diǎn)部件1.2.3 321.2.3 32位微處理器位微處理器-i80

23、486-i804863 3）（280486系列系列 80486DX80386803878K BCache及控制器及控制器 80486SX80386 8KBCache及控制器及控制器 80486SL 低功耗節(jié)能型低功耗節(jié)能型80486DX 能工作在能工作在3.3V，電源切斷電路，電源切斷電路，SMI，休眠狀態(tài)，休眠狀態(tài) 80486SX2 時(shí)鐘倍頻技術(shù)的時(shí)鐘倍頻技術(shù)的80486SX 80486DX2 時(shí)鐘倍頻技術(shù)的時(shí)鐘倍頻技術(shù)的80486DX Intel DX4 時(shí)鐘時(shí)鐘3倍頻技術(shù)的倍頻技術(shù)的80486DX 0.6m工藝，工藝，3.3V，時(shí)鐘頻率，時(shí)鐘頻率100NHz,16KBCache1.2.3

24、 321.2.3 32位微處理器位微處理器-Pentium-Pentium1 1）3. Intel Pentium系列系列（1） Pentium1993.3奔騰奔騰0.80.6m靜態(tài)靜態(tài)BiCMOS工藝，工藝，310萬(wàn)管，萬(wàn)管，273腳腳PGA，60233MHz主頻，主頻，RISC與與CISC結(jié)合產(chǎn)品。結(jié)合產(chǎn)品。超級(jí)流水線：超級(jí)流水線：U、V兩條流水線，兩條流水線，1T執(zhí)行執(zhí)行2條指令，每條流水條指令，每條流水線都有線都有ALU、地址生成邏輯和數(shù)據(jù)、地址生成邏輯和數(shù)據(jù)Cache接口，接口，5級(jí)流水。級(jí)流水。高性能高性能FPU：浮點(diǎn)數(shù)運(yùn)算高度流水線化，：浮點(diǎn)數(shù)運(yùn)算高度流水線化，8級(jí)流水，每級(jí)流水

25、，每T可完可完成成12個(gè)浮點(diǎn)操作個(gè)浮點(diǎn)操作獨(dú)立的指令獨(dú)立的指令Cache和數(shù)據(jù)和數(shù)據(jù)Cache，都是，都是8KB，數(shù)據(jù)，數(shù)據(jù)Cache有二有二個(gè)接口分別與個(gè)接口分別與U、V兩條流水線相連，兩條流水線相連，2路組相聯(lián)存儲(chǔ)器。路組相聯(lián)存儲(chǔ)器。分支預(yù)測(cè)：提高性能到達(dá)分支預(yù)測(cè)：提高性能到達(dá)90MIPS 分支目標(biāo)緩沖器分支目標(biāo)緩沖器BTB的小的小Cache來(lái)動(dòng)態(tài)預(yù)測(cè)程序的分來(lái)動(dòng)態(tài)預(yù)測(cè)程序的分支操作。支操作。64位外部位外部DB：用于同內(nèi)存以：用于同內(nèi)存以528MB/S66MHz鐘頻交換數(shù)鐘頻交換數(shù)據(jù)，據(jù)，1個(gè)突發(fā)總線周期讀入個(gè)突發(fā)總線周期讀入256位數(shù)據(jù)。位數(shù)據(jù)。1.2.3 321.2.3 32位微處理

26、器位微處理器-Pentium-Pentium2 2）600nmBiCMOS600nmBiCMOS工藝工藝 超級(jí)流水線超級(jí)流水線 高性能高性能FPU FPU 獨(dú)立指令和數(shù)據(jù)獨(dú)立指令和數(shù)據(jù)CACHE CACHE 分支預(yù)測(cè)分支預(yù)測(cè) 外部外部DB64DB64位位1.2.3 321.2.3 32位微處理器位微處理器-Pentium Pro-Pentium Pro1 1）（2） Pentium Pro2019.11高能奔騰高能奔騰0.60.25m 四層四層BiCMOS工藝，工藝，387腳腳PGA，155433MHz。CPU內(nèi)核：有內(nèi)核：有8KB代碼代碼L1 Cache8KB數(shù)據(jù)數(shù)據(jù)L1Cahce，550萬(wàn)

27、管，萬(wàn)管， 與與CPU同頻的同頻的256KB L2 Cache，1550萬(wàn)管，萬(wàn)管，64位位全速總線相連。全速總線相連。5個(gè)并行處理單元：整數(shù)個(gè)并行處理單元：整數(shù)2）、存儲(chǔ)）、存儲(chǔ)1）、裝載）、裝載1）、）、浮點(diǎn)浮點(diǎn)1）。）。CISC指令指令RISC化：將指令分解為微操作化：將指令分解為微操作亂序執(zhí)行（亂序執(zhí)行（ Out of order execution ）：）：CPU允許指令不允許指令不按程序順序按程序順序發(fā)給處理單元，能提前的立即分發(fā)執(zhí)行，然后重排單元發(fā)給處理單元，能提前的立即分發(fā)執(zhí)行，然后重排單元將結(jié)果按指令順序重排，將結(jié)果按指令順序重排，CPU內(nèi)電路滿負(fù)荷，提高其運(yùn)行速度內(nèi)電路滿負(fù)

28、荷，提高其運(yùn)行速度動(dòng)態(tài)分支預(yù)測(cè)和推測(cè)執(zhí)行動(dòng)態(tài)分支預(yù)測(cè)和推測(cè)執(zhí)行 (dynamic branch prediction，speculative exec.)3路超標(biāo)量結(jié)構(gòu)和路超標(biāo)量結(jié)構(gòu)和14級(jí)流水線結(jié)構(gòu)：提高并行處理能力級(jí)流水線結(jié)構(gòu)：提高并行處理能力1.2.3 321.2.3 32位微處理器位微處理器-Pentium Pro-Pentium Pro2 2）1.2.3 321.2.3 32位微處理器位微處理器-Pentium MMX-Pentium MMX（3） Pentium MMXMultimedia extension）（）（2019.1多能奔騰多能奔騰0.35mCMOS工藝，工藝，450萬(wàn)

29、管，萬(wàn)管，160233MHz，4種新的數(shù)據(jù)類型，種新的數(shù)據(jù)類型， 8個(gè)個(gè)64位寄存器和位寄存器和57條新指令，對(duì)條新指令，對(duì)IA-32指令系統(tǒng)擴(kuò)展浮點(diǎn)寄存器指令系統(tǒng)擴(kuò)展浮點(diǎn)寄存器 別名映象），別名映象），A/V，圖形圖象處理，多媒體及通信。，圖形圖象處理，多媒體及通信。新數(shù)據(jù)類型：緊縮的字節(jié)、字、雙字和四字的新數(shù)據(jù)類型：緊縮的字節(jié)、字、雙字和四字的64位數(shù)據(jù)放在位數(shù)據(jù)放在8個(gè)個(gè)64位位 寄存器寄存器, 采用采用SIMD技術(shù)單指令處理多個(gè)數(shù)據(jù)技術(shù)單指令處理多個(gè)數(shù)據(jù)飽和運(yùn)算：飽和運(yùn)算： 環(huán)繞處理：環(huán)繞處理：F000H+4000H=3000H 溢出截?cái)?，低位返回，進(jìn)位丟失溢出截?cái)啵臀环祷?，進(jìn)位丟失

30、 飽和運(yùn)算：飽和運(yùn)算：F000H+4000H=FFFFH 溢出結(jié)果截至數(shù)據(jù)類型最大溢出結(jié)果截至數(shù)據(jù)類型最大/小位小位 適用于圖形等多媒體處理適用于圖形等多媒體處理積和運(yùn)算：矢量點(diǎn)積和矩陣乘法是積和運(yùn)算：矢量點(diǎn)積和矩陣乘法是A/V和圖象數(shù)據(jù)基本運(yùn)算和圖象數(shù)據(jù)基本運(yùn)算 指令：指令：PMADDWD積和運(yùn)算指令用于壓縮積和運(yùn)算指令用于壓縮/解壓解壓SIMD技術(shù)：與緊縮數(shù)據(jù)類型配合提高性能技術(shù)：與緊縮數(shù)據(jù)類型配合提高性能1.2.3 321.2.3 32位微處理器位微處理器-Pentium II-Pentium II（4Pentium II2019.5AMD K6-20.25m工藝，工藝，750萬(wàn)管，萬(wàn)管

31、，233450MHzPII=Pentium Pro + Pentium MMX兩級(jí)兩級(jí)Cache：L1為為16KB16KB，L2為為512KB，移到，移到片外，運(yùn)行頻率為片外，運(yùn)行頻率為CPU核心核心頻率一半，頻率一半，64位高速總線。除掉位高速總線。除掉L2 Cache即為即為Celeron賽揚(yáng)處理器，賽揚(yáng)處理器，浮點(diǎn)與浮點(diǎn)與PII持平，后加入高速持平，后加入高速128KB Cache。動(dòng)態(tài)執(zhí)行動(dòng)態(tài)執(zhí)行 多分支預(yù)測(cè)：預(yù)測(cè)程序流向，加速處理器的多分支預(yù)測(cè)：預(yù)測(cè)程序流向，加速處理器的工作流程。工作流程。 數(shù)據(jù)流分析：分析指令流數(shù)據(jù)依賴關(guān)系，優(yōu)數(shù)據(jù)流分析：分析指令流數(shù)據(jù)依賴關(guān)系，優(yōu)化指令執(zhí)行排序。

32、化指令執(zhí)行排序。 推測(cè)執(zhí)行：并行推測(cè)執(zhí)行指令，使執(zhí)行單元推測(cè)執(zhí)行：并行推測(cè)執(zhí)行指令，使執(zhí)行單元始終處于運(yùn)行狀態(tài)。始終處于運(yùn)行狀態(tài)。雙重獨(dú)立總線結(jié)構(gòu)雙重獨(dú)立總線結(jié)構(gòu) DIB L2 Cache總線總線L2 Cache與與CPU專用總線和系專用總線和系統(tǒng)總線用于統(tǒng)總線用于Mem.） 可提供可提供3倍于單一總線結(jié)構(gòu)處理器的帶寬性能。倍于單一總線結(jié)構(gòu)處理器的帶寬性能。單邊接觸盒單邊接觸盒SEC封裝封裝 CPU和和L2 CacheSEC Slot1 主板主板 雙雙64位后端總線位后端總線 非非PGA 242觸點(diǎn)觸點(diǎn)1.2.3 321.2.3 32位微處理器位微處理器-Pentium III-Pentium

33、 III（5） Pentium III2019.2） AMD K7-Athlon0.25m工藝，工藝，950萬(wàn)管，萬(wàn)管，70條條SSEStreaming SIMD Extensions指令：指令：用于語(yǔ)言識(shí)別、實(shí)時(shí)壓縮、三位圖象處理、用于語(yǔ)言識(shí)別、實(shí)時(shí)壓縮、三位圖象處理、A/V處理。處理。L1 Cache：16KB指令指令Cache和和16KB數(shù)據(jù)數(shù)據(jù)Cache； L2 Cache：512KB，為，為CPU核心速度的一半。核心速度的一半。8x128bit單精度寄存器：同時(shí)處理單精度寄存器：同時(shí)處理4個(gè)單精度個(gè)單精度4x32位浮位浮點(diǎn)變量，點(diǎn)變量， 20億次億次/秒浮點(diǎn)運(yùn)算。秒浮點(diǎn)運(yùn)算。繼承了繼

34、承了PII的動(dòng)態(tài)執(zhí)行，雙重獨(dú)立總線技術(shù)，的動(dòng)態(tài)執(zhí)行，雙重獨(dú)立總線技術(shù)，100MHz前端總前端總線。線。 1.2.3 32 1.2.3 32位微處理器位微處理器-PIII Coppermine-PIII Coppermine（6Pentium III Coppermine2019.10）0.18m工藝，主頻工藝，主頻733MHz，外頻，外頻133MHz，2800萬(wàn)管，萬(wàn)管，1.11.7V 256KB的的L2 Cache置于片內(nèi)，工作在置于片內(nèi)，工作在CPU核心頻率下核心頻率下Cache轉(zhuǎn)換架構(gòu)轉(zhuǎn)換架構(gòu) L2Cache256b寬通路，每時(shí)鐘傳寬通路，每時(shí)鐘傳32B，帶寬，帶寬11.2GB/S。先進(jìn)

35、的系統(tǒng)緩沖器先進(jìn)的系統(tǒng)緩沖器 填充填充Buffer：4 6 總線隊(duì)列：總線隊(duì)列：4 8 回寫緩沖器：回寫緩沖器：1 4移動(dòng)移動(dòng)PC的的SpeedStep技術(shù)技術(shù) 降低速度和電壓后，延長(zhǎng)運(yùn)行時(shí)間；外接電源時(shí)，以全降低速度和電壓后，延長(zhǎng)運(yùn)行時(shí)間；外接電源時(shí)，以全速全壓運(yùn)行。速全壓運(yùn)行。2000.6 AMD AthlonThunderbird，雷鳥與，雷鳥與PIII Coppermine有相同的緩存特性，同時(shí)將有相同的緩存特性，同時(shí)將L2緩存間聯(lián)合并發(fā)處理緩存間聯(lián)合并發(fā)處理的的通道數(shù)從通道數(shù)從2個(gè)增到個(gè)增到16個(gè)，性能提升。個(gè)，性能提升。1.2.3 321.2.3 32位微處理器位微處理器-Pro

36、PII PIII -Pro PII PIII 1.2.3 321.2.3 32位微處理器位微處理器-Pentium 4-Pentium 41 1）（7Pentium IV或或Pentium 42000.11）0.18m工藝，工藝，6層鋁金屬層，層鋁金屬層，4200萬(wàn)管，面向互聯(lián)網(wǎng)技術(shù)，萬(wàn)管，面向互聯(lián)網(wǎng)技術(shù)，內(nèi)核構(gòu)架內(nèi)核構(gòu)架NetBurst，IA-32體系結(jié)構(gòu)體系結(jié)構(gòu)超級(jí)流水線技術(shù)：超級(jí)流水線技術(shù)：20級(jí)級(jí)PIII是是10級(jí)），級(jí)），ALU用內(nèi)核頻率的用內(nèi)核頻率的2倍，直接加速了倍，直接加速了 整數(shù)指令的執(zhí)行速度。將取指、譯碼、取數(shù)、整數(shù)指令的執(zhí)行速度。將取指、譯碼、取數(shù)、執(zhí)行和回寫執(zhí)行和回寫

37、分給指令流水線不同級(jí)同時(shí)處理分給指令流水線不同級(jí)同時(shí)處理執(zhí)行跟蹤緩存執(zhí)行跟蹤緩存 指令指令L1CacheExectcion Trace Cache 指令解碼指令解碼執(zhí)行跟蹤緩存執(zhí)行跟蹤緩存1200條微操作）條微操作） 第第1級(jí)級(jí)流水流水 出現(xiàn)分支預(yù)測(cè)錯(cuò)誤，可從跟蹤緩存中重新獲取微操作，出現(xiàn)分支預(yù)測(cè)錯(cuò)誤，可從跟蹤緩存中重新獲取微操作，減少預(yù)測(cè)錯(cuò)誤影響。減少預(yù)測(cè)錯(cuò)誤影響。高級(jí)動(dòng)態(tài)執(zhí)行引擎：為高級(jí)動(dòng)態(tài)執(zhí)行引擎：為EU動(dòng)態(tài)提供指令不使其停頓動(dòng)態(tài)提供指令不使其停頓 不等待數(shù)據(jù)的指令送到不等待數(shù)據(jù)的指令送到EU去執(zhí)行去執(zhí)行 增強(qiáng)的分支預(yù)測(cè)功能和增強(qiáng)的分支預(yù)測(cè)功能和BTB4KB） 高效的亂序推測(cè)能力減少預(yù)測(cè)

38、失敗引起的延遲高效的亂序推測(cè)能力減少預(yù)測(cè)失敗引起的延遲快速執(zhí)行引擎：快速執(zhí)行引擎：ALU在時(shí)鐘的上升和下降沿都執(zhí)行運(yùn)算，是在時(shí)鐘的上升和下降沿都執(zhí)行運(yùn)算，是CPU主頻的兩倍，主頻的兩倍，平均半個(gè)時(shí)鐘周期完成平均半個(gè)時(shí)鐘周期完成1條指令，采用的是時(shí)鐘緩沖條指令，采用的是時(shí)鐘緩沖Clock buffering電路。電路。1.2.3 321.2.3 32位微處理器位微處理器-Pentium 4-Pentium 42 2）1.2.3 321.2.3 32位微處理器位微處理器-Pentium 4-Pentium 43 3）l SSE2指令：對(duì)指令：對(duì)Internet、3D和多媒體技術(shù)和多媒體技術(shù)l 14

39、4組指令組指令 提升多媒體指令的執(zhí)行性能提升多媒體指令的執(zhí)行性能l 128bit的的MMX寄存器寄存器l 128bit的的SIMD整數(shù)運(yùn)算整數(shù)運(yùn)算l 128bit的雙精度浮點(diǎn)運(yùn)算的雙精度浮點(diǎn)運(yùn)算l 提升多媒體指令的執(zhí)行性能，如提升多媒體指令的執(zhí)行性能，如DVD/MP3/MPEG-4的回放的回放l 400MHz系統(tǒng)總線配合系統(tǒng)總線配合800MHz的的RDRAM，其內(nèi)存帶寬，即，其內(nèi)存帶寬，即3.2GB/s數(shù)據(jù)傳輸率數(shù)據(jù)傳輸率l 采用采用QDRQuad Date Rate技術(shù)：技術(shù)：4條條64位數(shù)據(jù)流位數(shù)據(jù)流1.2.4 64位微處理器-基本術(shù)語(yǔ)l 指令集指令集l CISC：X86、x86-64指令

40、集的指令集的Intel、AMD等處理器。等處理器。l RISC：PowerPC，SPARC，PA-RISC，MIPS，Alpha等等l EPIC：Itanium，Itanium IIl X86-64：AMD64、EM64T前身是前身是IA-32E）l CPU擴(kuò)展指令集擴(kuò)展指令集l MMX：57條多媒體指令條多媒體指令l SSE：70條：條：50條條SIMD浮點(diǎn)運(yùn)算、浮點(diǎn)運(yùn)算、12條條MMX整數(shù)運(yùn)算、整數(shù)運(yùn)算、8條條優(yōu)化數(shù)據(jù)塊傳輸優(yōu)化數(shù)據(jù)塊傳輸l SSE2：144條：條：SSE部分和部分和MMX部分部分l SSE3：13條：數(shù)據(jù)傳輸、數(shù)據(jù)處理、特殊處理、優(yōu)化命令、條：數(shù)據(jù)傳輸、數(shù)據(jù)處理、特殊處理

41、、優(yōu)化命令、超線程性能增強(qiáng)超線程性能增強(qiáng)l 超標(biāo)量和超流水線超標(biāo)量和超流水線l 超流水線通過(guò)流水細(xì)化，提高主頻，在超流水線通過(guò)流水細(xì)化，提高主頻，在1T內(nèi)完成多個(gè)操作，以內(nèi)完成多個(gè)操作，以時(shí)間換取空間；時(shí)間換取空間；l 超標(biāo)量是內(nèi)置多路流水線實(shí)時(shí)執(zhí)行多處理器，以空間換取時(shí)間超標(biāo)量是內(nèi)置多路流水線實(shí)時(shí)執(zhí)行多處理器，以空間換取時(shí)間l 封裝封裝l 針柵陣列針柵陣列PGA封裝的封裝的MPU使用使用socket插座插座l 單邊接觸盒單邊接觸盒SEC封裝的封裝的MPU使用使用slot X1.2.4 641.2.4 64位微處理器位微處理器-Itanium-Itanium1. Itanium開發(fā)代碼開發(fā)代碼

42、 Merced，安騰，安騰，Intel和和HP）IA-64架構(gòu)：架構(gòu)：64位尋址能力和位尋址能力和64位寄存器位寄存器工藝：工藝：Madison 100nm,Montecito 90nm,4.1億管億管 指令定長(zhǎng)，降低解碼復(fù)雜度指令定長(zhǎng)，降低解碼復(fù)雜度 指令可對(duì)寄存器操作指令可對(duì)寄存器操作 顯式并行指令計(jì)算顯式并行指令計(jì)算EPIC技術(shù)技術(shù) 編譯器：分析指令間依賴關(guān)系編譯器：分析指令間依賴關(guān)系 無(wú)依賴關(guān)系的指令組合無(wú)依賴關(guān)系的指令組合 執(zhí)行部件：成組的指令群并行執(zhí)行執(zhí)行部件：成組的指令群并行執(zhí)行 并行調(diào)度是編譯時(shí)由軟件決定，硬件調(diào)度會(huì)增加并行調(diào)度是編譯時(shí)由軟件決定，硬件調(diào)度會(huì)增加復(fù)雜性和提高成本

43、復(fù)雜性和提高成本 3級(jí)高速緩存：級(jí)高速緩存：L1 32KB指令和數(shù)據(jù)），指令和數(shù)據(jù)），L2 256KB，L3 1.5-6MB Itanium 2的的L3有有9MB，其雙核的，其雙核的L3有有24MB IA-64的分支預(yù)測(cè)在編譯控制，分支判斷與分支語(yǔ)的分支預(yù)測(cè)在編譯控制，分支判斷與分支語(yǔ)句同時(shí)執(zhí)行。句同時(shí)執(zhí)行。 投機(jī)裝載：數(shù)據(jù)預(yù)裝投機(jī)裝載：數(shù)據(jù)預(yù)裝 數(shù)據(jù)提前幾十個(gè)周期放入數(shù)據(jù)提前幾十個(gè)周期放入L1 Cache，避免未命，避免未命中，減少訪存中，減少訪存 主頻高主頻高 900MHz1.5GHz，400MHz系統(tǒng)總線，系統(tǒng)總線，CPU帶寬帶寬6.4GB/s1.2.4 64位微處理器位微處理器-Ita

44、nium IIIA-64架構(gòu)：向雙核或多核發(fā)展架構(gòu)：向雙核或多核發(fā)展主要特點(diǎn)：主要特點(diǎn)：EPIC指令集指令集 分支預(yù)測(cè)分支預(yù)測(cè) 推測(cè)執(zhí)行推測(cè)執(zhí)行 集束指令集束指令工作模式：由處理器狀態(tài)寄存器工作模式：由處理器狀態(tài)寄存器PSR決定執(zhí)行決定執(zhí)行IA-64指令集指令集 還是還是IA-32指令集指令集5組部件：指令處理、執(zhí)行、控制、內(nèi)存子系統(tǒng)、組部件：指令處理、執(zhí)行、控制、內(nèi)存子系統(tǒng)、IA-32兼容執(zhí)行引擎兼容執(zhí)行引擎IA-32兼容執(zhí)行引擎：指令預(yù)取、解碼、調(diào)度和控制、專用執(zhí)行單元：兼容執(zhí)行引擎：指令預(yù)取、解碼、調(diào)度和控制、專用執(zhí)行單元：通用寄存器、選擇器、描述符寄存器、浮點(diǎn)寄通用寄存器、選擇器、描述

45、符寄存器、浮點(diǎn)寄存器、存器、MMX寄存器、寄存器、SIMD流擴(kuò)展寄存器等流擴(kuò)展寄存器等IA-32EC技術(shù)：技術(shù)：IA-32執(zhí)行層技術(shù)將執(zhí)行層技術(shù)將IA-32代碼譯成原始代碼譯成原始IA-64代碼，代碼，充分利用充分利用IA-64強(qiáng)大資源，強(qiáng)大資源，IA-32EL軟件是與硬件分離的執(zhí)行層軟件，軟件是與硬件分離的執(zhí)行層軟件，可全面增強(qiáng)可全面增強(qiáng)IA-64系統(tǒng)上系統(tǒng)上IA-32軟件的執(zhí)行性能軟件的執(zhí)行性能爭(zhēng)議問題：爭(zhēng)議問題：IA-64處理器引入了處理器引入了x86 to IA-64解碼器，但不是最有效解碼器，但不是最有效2. AMD64 AMD 使用使用x86結(jié)構(gòu)并擴(kuò)展到結(jié)構(gòu)并擴(kuò)展到64位來(lái)獲得位來(lái)

46、獲得x86-64結(jié)構(gòu)結(jié)構(gòu)- 處理器能全速高性能地運(yùn)行處理器能全速高性能地運(yùn)行x86和和x86-64程序程序- 64位模式不采用分段模式位模式不采用分段模式- 具有長(zhǎng)模式和遺傳模式，長(zhǎng)模式包括具有長(zhǎng)模式和遺傳模式，長(zhǎng)模式包括64位模式和兼容模位模式和兼容模式允許現(xiàn)有程序無(wú)需修改就運(yùn)行在長(zhǎng)模式下）式允許現(xiàn)有程序無(wú)需修改就運(yùn)行在長(zhǎng)模式下）真正的真正的64位位x86芯片，增加到芯片，增加到16個(gè)個(gè)64位位REG.,8組組128位位SSE REG.,給給SIMD提供更多空間提供更多空間1.2.4 64位微處理器位微處理器-AMD641）1.2.4 641.2.4 64位微處理器位微處理器-AMD 64-

47、AMD 642 2）AMD 64位位MPU體系架構(gòu)體系架構(gòu)“Hammer”面向面向4路及路及8路服務(wù)器市場(chǎng)。補(bǔ)充路服務(wù)器市場(chǎng)。補(bǔ)充Athlon MP 32位位MPU適用于大型數(shù)據(jù)庫(kù)，數(shù)據(jù)挖掘，在線事務(wù)處理等企業(yè)級(jí)應(yīng)用適用于大型數(shù)據(jù)庫(kù)，數(shù)據(jù)挖掘，在線事務(wù)處理等企業(yè)級(jí)應(yīng)用集成化的集成化的DDR DRAM控制器，支持控制器，支持ECC內(nèi)存，檢查和糾正內(nèi)內(nèi)存，檢查和糾正內(nèi)存中的代碼錯(cuò)存中的代碼錯(cuò)AMD的的HyperTransport總線結(jié)構(gòu)：使總線結(jié)構(gòu)：使PC內(nèi)部芯片之間的數(shù)據(jù)內(nèi)部芯片之間的數(shù)據(jù)傳輸速率達(dá)到傳輸速率達(dá)到12.8Gbps此技術(shù)得到此技術(shù)得到Apple、Cisco、Sun、Transmet

48、a、Nvidia、API、PMC-Sierra等支持等支持AMD支持支持64位技術(shù)：位技術(shù)：Athlon 64系列速龍）、系列速龍）、Opteron系列系列皓龍）、皓龍）、Sempron系列閃龍）、系列閃龍）、Turion系列炫龍）系列炫龍）1.2.4 64位微處理器位微處理器-Intel EM64T 3.Intel EM64T,前身是前身是IA-32E - Intel擴(kuò)展擴(kuò)展64位內(nèi)存技術(shù)，增強(qiáng)位內(nèi)存技術(shù)，增強(qiáng)IA-32結(jié)構(gòu)，擴(kuò)展到結(jié)構(gòu)，擴(kuò)展到64位結(jié)構(gòu)操作位結(jié)構(gòu)操作- 完全兼容現(xiàn)在的完全兼容現(xiàn)在的IA-32結(jié)構(gòu)和結(jié)構(gòu)和x86-64技術(shù)技術(shù)- 具有傳統(tǒng)具有傳統(tǒng)IA-32模式和擴(kuò)展模式和擴(kuò)展I

49、A-32e模式，擴(kuò)展模式，擴(kuò)展IA-32e模式包括模式包括64位位模式和兼容模式，由擴(kuò)展功能激活寄存器模式和兼容模式，由擴(kuò)展功能激活寄存器IA-32_EFER選定。選定。- 64位模式下具有以下特性：位模式下具有以下特性： 64位線性平面地址位線性平面地址 增加增加8個(gè)新的通用寄存器，都擴(kuò)展到個(gè)新的通用寄存器，都擴(kuò)展到64位位 增加增加8個(gè)個(gè)128位位SIMD流擴(kuò)展寄存器流擴(kuò)展寄存器SSE, SSE2和和SSE3) 64位寬的通用寄存器和指令指針寄存器位寬的通用寄存器和指令指針寄存器1.2.5 1.2.5 微處理器簡(jiǎn)介匯總微處理器簡(jiǎn)介匯總1 1）1.2.5 1.2.5 微處理器簡(jiǎn)介匯總微處理器

50、簡(jiǎn)介匯總2 2）時(shí)鐘頻率時(shí)鐘頻率體系結(jié)構(gòu)體系結(jié)構(gòu) 指令部件指令部件Pentium 60233MHz IA-32RISCCISC 2路超標(biāo)量流水線結(jié)構(gòu)：U和V流水線 Pentium Pro 155433MHz IA-32CISC指令RISC化 3路超標(biāo)量流水線結(jié)構(gòu)；3個(gè)并行譯碼器 Pentium MMX 160233MHz IA-32RISCCISC具有Pentium的所有特性并采用多媒體擴(kuò)展（MMX）和SIMD技術(shù) Pentium 233450MHz Pentium Pro+MMX MMX技術(shù)融入到Pentium Pro中；多媒體增強(qiáng)技術(shù)；SIMD技術(shù) Pentium 0.451.4GHz I

51、A-32在P基礎(chǔ)上新增70條SSE指令和8個(gè)128位單精度寄存器 P Coppermine 0.51.33GHz IA-32先進(jìn)的系統(tǒng)緩沖器；6個(gè)填充緩沖器；8條總線隊(duì)列；4個(gè)回寫緩沖器 Pentium 4 1.32.4GHz IA-32 內(nèi)核架構(gòu)NetBurst 超級(jí)流水線技術(shù)；支持雙精度SIMD處理；SSE2指令集共有114組指令 Intel Itanium 0.91GHz IA-64(64位) 包括顯式并行指令計(jì)算（EPIC）；328個(gè)寄存器 1.2.5 1.2.5 微處理器簡(jiǎn)介匯總微處理器簡(jiǎn)介匯總3 3）1.2.5 1.2.5 微處理器簡(jiǎn)介匯總微處理器簡(jiǎn)介匯總4 4）執(zhí)行技術(shù)執(zhí)行技術(shù)總線技術(shù)總線技術(shù)Pentium 分支預(yù)測(cè)；2個(gè)32字節(jié)的緩沖區(qū) 64位外部數(shù)據(jù)總線 Pentium Pro 動(dòng)態(tài)分支預(yù)測(cè)和推測(cè)執(zhí)行、亂序執(zhí)行 64位外部數(shù)據(jù)（前端）總線訪存；64位全速同步后端總線訪L2Cache Pentium MMX 分支預(yù)測(cè)；2個(gè)3