EDA數(shù)字電路實驗

1、EDA數(shù)字電路實驗哈爾濱電力職業(yè)技術(shù)學院羿宗琪第二部分 實驗部分 實驗一 組合邏輯設(shè)計一、實驗?zāi)康模?、 通過一個簡單的38譯碼器的設(shè)計,讓學生掌握組合邏輯電路的設(shè)計方法。2、 掌握組合邏輯電路的靜態(tài)測試方法。3、 初步了解CPLD設(shè)計的全過程和相關(guān)軟件的使用。二、實驗步驟：Max+plus II部分：（一）進入WINDOWS操作系統(tǒng)，打開Max+plus II:1、啟動Fileprojectname菜單，輸入設(shè)計項目的名字。點擊AssignDevice菜單，出現(xiàn)圖2.1.1對話框，依據(jù)設(shè)計要求選擇器件。（本部分實驗一律選用EPM7128SLC84-15和EPF10K10LC84-4器件）圖2

2、.1.1注：若找不到EPM7128SLC8415，請將上圖show only fastestspeed grades前面的去掉，就可找到EPM7128SLC8415。2、啟動菜單FileNew,選擇Graphic Editor File,打開原理圖編輯器,進行原理圖設(shè)計輸入如圖2.1.2。圖2.1.2（二）設(shè)計輸入1、放置一個器件在原理圖上<1> 在原理圖的空白處雙擊鼠標左鍵,出現(xiàn)圖2.1.3;圖2.1.3<2> 在光標處輸入元件名稱或用鼠標點擊元件,按下OK即可。<3> 如果安放相同元件，只要按住CTRL鍵，同時用鼠標拖動該元件。<4> 圖2.

3、1.4為元件安放結(jié)果。圖2.1.42、 添加連線到器件的管腳上把鼠標移到引腳附近,則鼠標光標自動由箭頭變位十字,按住鼠標左鍵拖動,即可畫出連線.如圖2.1.5示.圖2.1.53、 保存原理圖單擊保存按扭,對于第一次輸入的新原理圖,出現(xiàn)類似文件管理器的圖框,選擇合適目錄,合適名稱保存剛才輸入的原理圖2.1.5.原理圖的擴展名為.gdf,本實驗取名 test.gdf.（三）編譯啟動Max+plus IICOMPILER菜單，按START開始編譯，并顯示編譯結(jié)果，生成.sof,.pof文件，以備硬件下載和編程時調(diào)用。同時生成.rpt文件，可詳細查看編譯結(jié)果。如圖2.1.6圖2.1.6（四）管腳的重新

4、分配，定位：啟動Max+plus IIFloorplan Editor 菜單命令，出現(xiàn)如圖2.1.7所示的畫面：圖2.1.7Floorplan Editor 顯示該設(shè)計項目的管腳分配。這是由軟件自動分配的。用戶可隨意改變管腳分配。管腳編輯過程如下：1、按下，所有輸入、輸出口都會出現(xiàn)在Unassigned Nodes欄框內(nèi)。2、用鼠標按住某輸入/輸出口名稱，并拖到下面芯片的某一管腳上，松開鼠標左鍵，便完成一個管腳的分配。注意：芯片上有一些特定功能管腳，進行管腳編輯時一定要注意。另外，在芯片選擇中，如果選Auto,則不允許對管腳進行再分配。（五）電路板上的連線用任意3個撥位開關(guān)代表譯碼器的輸入（A

5、，B，C），將之與EPM7128S84-15的管腳相連；用LED燈來表示譯碼器的輸出，將之與EPM7128S84-15芯片的管腳相連。其具體連接方法如下：1、 代表譯碼器輸入的A，B，C管腳連接在P1或P2處的連接線孔上。P1從左至右代表撥位開關(guān)的D0D8，P2從左至右代表撥位開關(guān)的D9D17。2、 代表譯碼器輸出的D0D7管腳連接在P5或P6處的的連接線孔上。下面一排發(fā)光二極管從左至右代表LED0LED7，上面一排發(fā)光二極管從左至右代表LED8LED15。當C、B、A依次從000111撥動時，發(fā)光二極管LED0LED7（假設(shè)輸出連接的是LED0LED7）依次從左至右被選亮。注意：管腳的具體連

6、接可以參看軟件中的元件管腳分配圖，后面的實驗與此相同將不再說明。（六）器件下載1、 對數(shù)字可編程器件進行下載時要將K29K37的跳線接1,2腳，對模擬可編程器件進行下載時要將K29K37的跳線接2,3腳。2、 啟動Max+plus IIProgrammer菜單，會彈出一個Hardware Setup對話框，選擇其中的ByteBlaster項點擊OK后，出現(xiàn)如圖2.1.8所示對話框：（Hardware Setup對話框中的內(nèi)容選擇好以后，今后再啟動Max+plus IIProgrammer菜單就不會再顯示Hardware Setup對話框）圖2.1.83、 選擇JTAGMulti-Device

7、JTAG Chain菜單項.4、 啟動JTAGMulti-Device JTAG Chain Setup菜單項,如圖2.1.9示. 圖2.1.95、 點擊Select programmimg File按扭,選擇要下載的.pof 文件。然后按Add按鈕添加到文件列表中去并按OK退出。6、 接好下載電纜線，接通+5V電源（按下開關(guān)KK0），點擊program按扭完成下載7、 如果不能正確下載，可點擊Detect JTAG Chain Info an 按扭進行測試，查找原因。最后按OK退出。8、 這時回到圖2.1.8的狀態(tài)，按program按扭完成下載。注意：為生成.sof文件,前面編譯時，要確認沒

8、有選中Functional SNF Extractor。如果下載前進行了管腳重新分配，則必須重新編譯。當使用EPM7128SLC84-15器件時則要通過選擇.pof文件進行在系統(tǒng)編程，掉電后數(shù)據(jù)不會丟失；當使用EPF10K10LC84-4器件時則要通過選擇.sof文件進行在系統(tǒng)配置，掉電后數(shù)據(jù)會丟失，如要繼續(xù)使用則需在使用前再配置一遍。附： 用硬件描述語言完成譯碼器的設(shè)計：（1）、生成設(shè)計項目文件。（2）、啟動FileNew菜單命令，如圖2.1.10：圖2.1.10（3）、選擇Text Editor file,點擊OK：（4）、鍵入程序如下：（5）、存成.tdf文件，然后進行編譯即可。實驗二

9、組合電路一、實驗?zāi)康模?、 掌握組合邏輯電路的設(shè)計方法。2、 掌握組合邏輯電路的靜態(tài)測試方法。加深CPLD設(shè)計的過程，并比較原理圖輸入和文本輸入的優(yōu)劣。二、實驗的硬件要求：1、 輸入：按鍵開關(guān)（常高）4個：撥位開關(guān)4個。2、 輸出：LED燈。3、 主芯片：EPM7128SLC84-154、 主芯片：EPF10K10LC84-45、 主芯片：ispLSI1032E-70LJ6、 主芯片：XC95108-15PC84C三、實驗內(nèi)容：1、 設(shè)計一個四舍五入判別電路，其輸入為8421BCD碼，要求當輸入大于或等于5時，判別電路輸出為1（燈亮），反之為0（燈滅）。2、 設(shè)計四個開關(guān)控制一盞燈的邏輯電路，

10、要求合任一開關(guān)，燈亮；斷任一開關(guān)，燈滅。3、 設(shè)計一個優(yōu)先權(quán)排隊電路，排隊順序為：A=1 最高優(yōu)先級B=1 次高優(yōu)先級C=1 最低優(yōu)先級要求輸出端最高只能有一端為“1”，即只能是優(yōu)先級較高的輸入端所對應(yīng)的輸出端為“1”，即該輸出端所對應(yīng)的燈亮。四、實驗連線：1、 四個撥位開關(guān)（在P1、P2處選擇）連D3，D2，D1，D0信號所對應(yīng)的管腳。OUT輸出信號管腳接任一LED燈。2、 四個按鍵開關(guān)（在P3-1、P3-2處選擇）分別連K1，K2，K3，K4信號對應(yīng)的管腳。OUT輸出信號管腳接任一LED燈。3、 A、B、C信號對應(yīng)的管腳分別連三個任意的按鍵開關(guān)。輸出A-OUT，B-OUT，C-OUT信號對

11、應(yīng)的管腳分別連三個任意的LED燈。 五、實驗原理MAX+plus II部分：實驗內(nèi)容1：（1）原理圖 如圖2.2.1圖2.2.1（2）AHDL硬件描述語言輸入（如圖2.2.1b）：圖2.2.1b實驗內(nèi)容2：（1）原理圖： 如圖2.2.2圖2.2.2（2）AHDL硬件描述語言輸入(如圖2.2.2b)：圖2.2.2b實驗內(nèi)容3：（1）原理圖： 如圖2.2.3圖2.2.3（2）AHDL 文本源程序 如圖2.2.3b圖2.2.3 b輸入輸出接實驗板中的按鍵開關(guān),LED 燈等。六、實驗報告要求對于原理圖設(shè)計要求有設(shè)計過程。詳細論述實驗步驟。寫一些對于兩種硬件設(shè)計輸入法的優(yōu)劣心得。實驗三 ： 觸發(fā)器功能模

12、擬一、實驗?zāi)康模?、 掌握觸發(fā)器功能的測試方法。2、 掌握基本RS觸發(fā)器的組成及工作原理。3、 掌握集成JK觸發(fā)器和邏輯功能及觸發(fā)方式。4、 掌握幾種主要觸發(fā)器之間相互轉(zhuǎn)換的方法。5、 通過實驗，體會CPLD芯片的高集成度和多I/O口。二、硬件要求：1、 主芯片：EPM7128SLC84-152、 主芯片：EPF10K10LC84-43、 主芯片：ispLSI1032E-70LJ4、 主芯片：XC95108-15PC84、5、 時鐘源、按鍵開關(guān)，撥位開關(guān)，LED燈。三、實驗原理MAX+plus II、isp DESIGN EXPERT8.2、FOUNDATION3.1I 各部分原理如圖2.3.

13、1所示。四、實驗內(nèi)容：將基本RS觸發(fā)器，同步RS觸發(fā)器，集成J-K觸發(fā)器，D觸發(fā)器同時集成在一個CPLD芯片中模擬其功能，并研究其相互轉(zhuǎn)化的方法。實驗連線：輸入信號Sd,Rd對應(yīng)的管腳接按鍵開關(guān)（如K1，K2）；CLK接時鐘源（頻率<0.5Hz。把JPCK設(shè)置成250HZ檔，將時鐘源連接到CLK/CLK3處的連接線孔上，改變CLK3頻率段上的跳線，直到達到要求為止）；輸入信號J，K，D，R，S對應(yīng)的管腳分別接撥位開關(guān)（如：D0D4）；輸出信號QRS，NQRS，QRSC，NQRSC，QJK，NQJK，QD，NQD對應(yīng)管腳分別接LED燈（如：LED0LED7）。另外準備幾根連接線，在改變?yōu)門

14、“觸發(fā)”器時，短接相應(yīng)管腳，或連接“0”、“1”電平。圖2.3.1五、實驗報告填下述表一，表二，表三，表四。表一 RS寄存器 Rd Sd QNQ說明0 11 01 10 0表二 RS鎖存器RSCLKRdSd說明XXX10XXX01XXX00XX01100111011111011111111表三 JK觸發(fā)器JKCLKRdSdXXX01XXX10XXX00XX011XX1110011011110111111表四 D觸發(fā)器 INPUTOUTPUTDCLKRdSdQ NQX X01XX10XX00X011X111011111分別將JK 觸發(fā)器和D觸發(fā)器接成T觸發(fā)器，模擬其工作狀態(tài)，并畫出其波形。實驗四

15、 掃描顯示電路的驅(qū)動一、實驗?zāi)康模毫私饨虒W系統(tǒng)中8位七段數(shù)碼管顯示模塊的工作原理，設(shè)計標準掃描驅(qū)動電路模塊，以備后面實驗調(diào)用。二、硬件要求：主芯片：EPM7128SLC84-15、EPF10K10LC84-4，時鐘，八位七段數(shù)碼顯示管，四個撥位開關(guān)。三、實驗內(nèi)容：1、用撥位開關(guān)產(chǎn)生8421BCD碼，用CPLD產(chǎn)生字形編碼電路和掃描驅(qū)動電路，然后進行仿真，觀察波形，正確后進行設(shè)計實現(xiàn)，適配化分。調(diào)節(jié)時鐘頻率，感受“掃描”的過程，并觀察字符亮度和顯示刷新的效果。2、編一個簡單的從0F輪換顯示十六進制的電路。四、實驗原理：四個撥位開關(guān)提供8421BCD碼，經(jīng)譯碼電路后成為7段數(shù)碼管的字形顯示驅(qū)動信號

16、。（AG）掃描電路通過可調(diào)時鐘輸出片選地址SEL2.0。由SEL2.0和A.G決定了8位中的哪一位顯示和顯示什么字形.SEL2.0變化的快慢決定了掃描頻率的快慢。1、 參考電路(時鐘頻率>40HZ,將時鐘源連接在CLK/CLK1處即可,如圖2.4.1)當撥動、所代表的四個撥位開關(guān)時，如從“00001111”依次撥動時，數(shù)碼管則依次一起顯示“F”。圖2.4.12、 參考電路(時鐘頻率<2HZ,如圖2.4.2) 把JPCK設(shè)置成250HZ檔，將時鐘源連接到CLK/CLK3處的連接線孔上，改變CLK3頻率段上的跳線，直到達到要求為止。下載完畢上電后，數(shù)碼管循環(huán)顯示“0F”。圖2.4.2實

17、驗連線：輸入信號：D3，D2，D1，D0所對應(yīng)的管腳同四個撥位開關(guān)相連； 清零信號RESET 所對應(yīng)的管腳同按鍵開關(guān)相連； 時鐘CLK 所對應(yīng)的管腳同實驗箱上的時鐘源相連； 輸出信號：代表掃描片選地址信號SEL2，SEL1，SEL0的管腳同P37處的連接線孔SEL2，SEL1，SEL0相連；代表7段字碼驅(qū)動信號A，B，C，D，E，F(xiàn)，G的管腳分別同掃描數(shù)碼管的段輸入PCLK處的連接線孔A，B，C，D，E，F(xiàn)，G相連。五、實驗報告：1、 字形編碼的種類，即一個7段數(shù)碼管可產(chǎn)生多少種字符，產(chǎn)生所有字符需多少根被譯碼信號線？2、 字符顯示亮度同掃描頻率的關(guān)系，且讓人眼感覺不出光爍現(xiàn)象的最低掃描頻率是

18、多少？六、附譯碼器DELED的源代碼：實驗五 計數(shù)器及時序電路一、實驗?zāi)康模?、 了解時序電路的經(jīng)典設(shè)計方法（D觸發(fā)器和JK觸發(fā)器和一般邏輯門組成的時序邏輯電路）。2、 了解通用同步計數(shù)器，異步計數(shù)器的使用方法。3、 了解用同步計數(shù)器通過清零阻塞法和預(yù)顯數(shù)法得到循環(huán)任意進制計數(shù)器的方法。4、 理解時序電路和同步計數(shù)器加譯碼電路的聯(lián)系，設(shè)計任意編碼計數(shù)器。5、 了解同步芯片和異步芯片的區(qū)別。二、硬件需求：主芯片：EPM7128SLC84-15、EPF10K10LC84-4，時鐘，4位七段數(shù)碼管。（注：該實驗只采用了ALTERA公司的適配板設(shè)計）三、實驗內(nèi)容：1、用D觸發(fā)器設(shè)計異步四位二進制加法計

19、數(shù)器。2、用JK 觸發(fā)器設(shè)計異步二十進制減法計數(shù)器。3、用74LS161兩個宏連接成八位二進制同步計數(shù)器。4、用74LS390兩個宏連接成八位二十進制異步計數(shù)器。5、用74LS161清零和置數(shù)法組成六進制和十二進制計數(shù)器。6、分別用D觸發(fā)器和同步計數(shù)器加譯碼電路的方法構(gòu)成7進制電路實現(xiàn)如下編碼：0，2，5，3，4，6，1。四、實驗原理及連線：實驗內(nèi)容中的6個實驗均要通過實驗四的“掃描顯示電路”內(nèi)容進行顯示，具體連線根據(jù)每個實驗內(nèi)容完成時的管腳化分和定義，同相應(yīng)的輸入、輸出接口功能模塊相連，掃描模塊的連接參考實驗四。1、 實驗內(nèi)容1的參考圖2.5.1;2、 實驗內(nèi)容2的參考圖2.5.2;3、 實

20、驗內(nèi)容3的參考圖2.5.3;4、 實驗內(nèi)容4的參考圖2.5.4;5、 實驗內(nèi)容5的參考圖2.5.5;6、 實驗內(nèi)容6的參考圖2.5.6;圖2.5.1說明：、計數(shù)時鐘頻率clk1Hz; 掃描時鐘頻率ckdsp40Hz、四位D觸發(fā)器接成異步計數(shù)器；、SEL0SEL2為掃描地址（控制八位數(shù)碼管的掃描順序和速度，同P37處的連接線孔SEL2，SEL1，SEL0相連）;、7段字碼驅(qū)動信號A，B，C，D，E，F(xiàn)，G的管腳分別同掃描數(shù)碼管的段輸入PCLK處的連接線孔A，B，C，D，E，F(xiàn)，G相連；、Reset接按鍵開關(guān)；八位數(shù)碼管同時循環(huán)順序顯示0F。圖2.5.2、計數(shù)時鐘頻率clk1Hz; 掃描時鐘頻率c

21、kdsp40Hz、四位D觸發(fā)器接成異步計數(shù)器；、SEL0SEL2為掃描地址（控制八位數(shù)碼管的掃描順序和速度，同P37處的連接線孔SEL2，SEL1，SEL0相連）;、7段字碼驅(qū)動信號A，B，C，D，E，F(xiàn)，G的管腳分別同掃描數(shù)碼管的段輸入PCLK處的連接線孔A，B，C，D，E，F(xiàn)，G相連；、Reset接按鍵開關(guān)；八位數(shù)碼管同時循環(huán)順序顯示F。圖2.5.3說明：、計數(shù)時鐘頻率CKCNT4Hz，掃描時鐘頻率CKDSP40Hz、兩個74LS161串接成典型的同步計數(shù)器；、SH8_4塊完成掃描數(shù)據(jù)的切換；、Reset、SEL0、AG的連接同上面的說明；兩位數(shù)碼管同時循環(huán)順序顯示00FF。圖2.5.4說

22、明：、計數(shù)時鐘頻率CKCNT0.5Hz，掃描時鐘頻率CKDSP40Hz、Reset、SEL0、AG的連接同上面的說明；兩位數(shù)碼管同時順序顯示十進制0099。圖2.5.5說明：1、計數(shù)時鐘頻率CKCNT0.5HZ，掃描時鐘頻率CKDSP40HZ；、清零法分別完成04、0B的順序計數(shù)；、置位法分別完成39、3F的順序計數(shù)；說明：、計數(shù)時鐘頻率CKCNT1Hz; 掃描時鐘頻率ckdsp40Hz、SEL0SEL2為掃描地址、7段字碼驅(qū)動信號A，B，C，D，E，F(xiàn)，G的管腳分別同掃描數(shù)碼管的段輸入PCLK處的連接線孔A，B，C，D，E，F(xiàn)，G相連；、Reset接按鍵開關(guān)；第一個和第二個數(shù)碼管采用清零法顯

23、示05; 第三個和第四個數(shù)碼管采用置位法顯示; 第五個和第六個數(shù)碼管采用清零法顯示0B; 第七個和第八個數(shù)碼管采用置位法顯示3E。 圖2.5.6說明：1、計數(shù)時鐘頻率CKCNT0.5Hz; 掃描時鐘頻率ckdsp40Hz、SEL為掃描地址、7段字碼驅(qū)動信號A，B，C，D，E，F(xiàn)，G的管腳分別同掃描數(shù)碼管的段輸入PCLK處的連接線孔A，B，C，D，E，F(xiàn)，G相連；、Reset接按鍵開關(guān)。這是按0，2，5，3，4，6，1變化的七進制計數(shù)器；圖中包括兩個獨立的實現(xiàn)方法，一種為異步清零，一種為同步清零，兩種方法同時顯示，即最左邊的兩個數(shù)碼管同時循環(huán)顯示0，2，5，3，4，6，1。5.1.6.gdf用7

24、4LS161計數(shù)器加譯碼的方法實現(xiàn)異步清零七進制計數(shù)器的設(shè)計;同時用狀態(tài)機的方法實現(xiàn)同步清零七進制計數(shù)器的設(shè)計。實驗六 數(shù)字鐘（綜合實驗）一、設(shè)計要求（數(shù)字鐘的功能）1、具有時、分、秒計數(shù)顯示功能，以24小時循環(huán)計時。2、具有清零，調(diào)節(jié)小時、分鐘的功能。3、具有整點報時功能，整點報時的同時LED燈花樣顯示。二、實驗?zāi)康模?、 掌握多位計數(shù)器相連的設(shè)計方法。2、 掌握十進制、六十進制、二十四進制計數(shù)器的設(shè)計方法。3、 繼續(xù)鞏固多位共陰極掃描顯示數(shù)碼管的驅(qū)動及編碼。4、 掌握揚聲器的驅(qū)動。5、 LED 燈的花樣顯示。6、 掌握CPLD技術(shù)的層次化設(shè)計方法。三、硬件要求：1、 主芯片：EPM7128SLC84-15、EPF10K10LC84-4、ispLSI1032E-70LJ。2、 8個LED燈。3、 揚聲器。4、 8個七段掃描共陰極數(shù)碼顯示管。5、 三個按鍵開關(guān)（清零，調(diào)小時，調(diào)分鐘）。四