IC封裝基板設(shè)計及APD軟件簡介_圖文

1、I NVENTIVE CONFIDENTIAL MingIC封裝基板設(shè)計及APD軟件簡介 Agenda 芯片封裝設(shè)計的背景簡介 IC基板設(shè)計的概念和常用軟件 常見的BGA封裝的結(jié)構(gòu)和特點 Cadence APD軟件的簡介 封裝基板設(shè)計的一般流程封裝設(shè)計中的一些注意點 芯片封裝設(shè)計的背景集成電路(IC 產(chǎn)業(yè)主要包括三個環(huán)節(jié):IC 設(shè)計晶圓制造封裝和測試封裝包括IC 晶片的粘結(jié)固定、電路連線、結(jié)構(gòu)密封、與電路板接合、與系統(tǒng)組合。封裝的一般功能和作用:傳遞電子電路信號提供散熱途徑承載與結(jié)構(gòu)保護 電子封裝制程的層次(Level 第一層:將IC 晶片粘結(jié)于構(gòu)裝殼體中并完成其中的電路連線與密封保護之制程。

2、又稱模組(module 或者晶片層次封裝。我們通常說的IC 封裝指這個層次。第二層:指第一層完成之后的元件組合成一電路卡(Card 的制程。第三層:將數(shù)個電路板組合于一主機板(Board 上成為一次系統(tǒng)的制程。第四層:將數(shù)個次系統(tǒng)組合成一完整的電子產(chǎn)品(Gate 的制程。 IC 封裝的大致流程晶片粘結(jié):將IC 晶片固定于構(gòu)裝機板或者引腳架的承載座上的制程;連線:打線接合(Wire Bonding 、卷帶自動接合(Tape Automated Bonding ,TAB 、倒裝接合(Flip Chip ;封膠(Molding :將IC 晶粒及焊線保護住,不受外界溫濕度影響,并使形狀固定符合規(guī)范。電

3、鍍(Solder Plating :為了使成品能夠焊接在電路板上,并防止氧化,外腳需要做錫鉛電鍍。引腳成型(Forming :依產(chǎn)品類型及顧客要求,將外腳切割或彎曲成型。以符合標準尺寸規(guī)范之形狀。 全球較知名的封裝廠日月光(ASE ,臺灣安可(Amkor ,美國矽品(SPIL ,臺灣樂依文(ASAT ,香港金朋(Chip PAC ,美國阿法泰克(Alphatec ,泰國ST Assembly Testing Services(新加坡華泰(OSE ,臺灣安南(Anan ,韓國 IC 基板和封裝產(chǎn)業(yè)的關(guān)系由于IC 性能需求的提高,很多封裝已經(jīng)不需要導(dǎo)線架封裝;將近48%的封裝采用到IC 基板;隨著

4、高階封裝的比例不斷上升,IC 基板和封裝產(chǎn)業(yè)的關(guān)系愈加密切;當(dāng)前主要的IC 基板設(shè)計為BGA 、CSP 、Flip Chip 等類型;目前IC 基板的產(chǎn)值占IC 封裝產(chǎn)值的2成左右;2003年全球IC 基板市場為37億美元,2004年大概為50億美元。IC 基板主要供應(yīng)商在東亞(日本、韓國、臺灣 全球主要的IC 基板供應(yīng)商 臺灣地區(qū)主要IC 基板供應(yīng)商 封裝基板(Substrate 設(shè)計基板設(shè)計是封裝設(shè)計的主要工作之一。目的是將IC 電路完整正確地引導(dǎo)到主基板上。和PCB Layout 一樣,需要遵守諸多電氣規(guī)則,有工藝、高速等要求。目前較普遍的封裝基板設(shè)計大部分都是BGA 基板設(shè)計還有其它一

5、些先進的封裝形式,但其設(shè)計流程都是基本一致的:按芯片和封裝尺寸比例(1:1.14來區(qū)分,產(chǎn)生了CSP 封裝的概念;內(nèi)部互連方式的改進,從傳統(tǒng)的Wire bonding 基礎(chǔ)上產(chǎn)生Flip Chip 的技術(shù)。從封裝體內(nèi)芯片的數(shù)目,有多芯片組封裝形式(MCM 更為先進的為直接將裸片封裝在電路板上,COB (Chip On Board PBGA 的封裝構(gòu)架5324.3144.1 4.24.4671. Silver Paste(Epoxy2. IC Chip 3. Gold Wire 4. Substrate 4.1 Solder Mask4.2 Via4.3 BT Resin/Glass 4.4 C

6、opper Trace5. Molding Compound6. Solder Ball MCM 的BGA 封裝結(jié)構(gòu)24.314534.1 4.24.461321. Silver Paste(Epoxy2. IC Chip3. Gold Wire4. Substrate 4.1 Solder Mask4.2 Via4.3 BT Resin/Glass 4.4 Copper Trace5. Molding Compound6. Solder Ball Flip Chip 封裝的特點Flip Chip 封裝特點:IC 晶片正面朝下直接通過焊錫球相連Flip Chip 的優(yōu)點體積小,容易實現(xiàn)CSP

7、互連線短,寄生電感小 散熱性能好 常用的封裝設(shè)計軟件Mentor PowerBGA操作簡單,功能一般沒有被廣泛采用Synopsys Encore (原來是Xynetix 公司功能較為強大較早被諸多封裝設(shè)計公司采用Cadence APD (Advanced Packaging Designer功能非常強大雖然較Encore 推出晚,但是市場占有率提高很快和Encore 同被封裝業(yè)界廣泛認可,并不斷占據(jù)主導(dǎo)地位 Cadence APD 的優(yōu)勢強大的Die 、BGA 陣列編輯和導(dǎo)入導(dǎo)出功能,可以使用混合Pad ,支持Die 螺旋形引腳序號等;Spider Route 輻射自動布線,任意角度,復(fù)層和并

8、行布線、預(yù)布線等等;強大的規(guī)則驅(qū)動布線,動態(tài)DRC ;有類似于SpecctraQuest 的信號完整性分析和仿真模塊;有內(nèi)建3D 場提取引擎,與第三方全波電磁場分析工具有良好的接口,如Ansoft HFSS ;布線功能強大,涵蓋Cadence Allegro 布線器所體現(xiàn)的優(yōu)點。如推擠,動態(tài)鋪銅,差分走線等等。 APD 和Allegro 的菜單界面變化 典型BGA 基板設(shè)計實例 MCM 基板設(shè)計實例 Flash 內(nèi)存卡基板設(shè)計 客戶資料輸入 Package Size -封裝尺寸Number of Layers -層數(shù)Die Size -DIE 的尺寸Bond Pad -Bond pad 名字B

9、ond Pad Coordinates by Excel or TXT Format -晶圓上焊盤的位置Bond Pad Size -Bond pad 的焊盤大小Netlist File by Excel or TXT Format -網(wǎng)表Ball Pin Count -球的數(shù)目Ball Pitch and Ball Diameter -球的pitch 和直徑Ball Assignment -焊球的信號命名 APD 封裝設(shè)計的一般步驟1.疊層設(shè)計,過孔和焊盤設(shè)計;2.BGA 調(diào)入,可導(dǎo)入或生成;3.Die 調(diào)入,可導(dǎo)入或生成;4.定義鼠線關(guān)系,Assign Net ;5.放置金手指(gold

10、finger ,連接wire bond ;6.Layout 布線;7.鋪銅,電源分割;8.優(yōu)化,產(chǎn)生光繪文件。 基板設(shè)計常見的疊層A, E . Solder mask over trace B, D . Outer copper trace C. BT core F. Ni plating G. Au platingH. Copper plating in through holeA, I . Solder mask over trace B, H . Outer copper trace C, G . PrepregD, F . Inner copper trace E. BT core J

11、 . Ni plating K. Au platingL. Copper plating in through holeABD EF G AB C D EFG H IJKLC H APD 封裝設(shè)計的一般步驟1.疊層設(shè)計,過孔和焊盤設(shè)計;2.Outline 、BGA 調(diào)入,可導(dǎo)入或生成;3.Die 調(diào)入,可導(dǎo)入或生成;4.定義鼠線關(guān)系,Assign Net ;5.放置金手指(gold finger ,連接wire bond ;6.Layout 布線;7.鋪銅,電源分割;8.優(yōu)化,產(chǎn)生光繪文件。 封裝Outline 和BGA 陣列導(dǎo)入 APD 封裝設(shè)計的一般步驟1.疊層設(shè)計,過孔和焊盤設(shè)計;2.O

12、utline 、BGA 調(diào)入,可導(dǎo)入或生成;3.Die 調(diào)入,可導(dǎo)入或生成;4.定義鼠線關(guān)系,Assign Net ;5.放置金手指(gold finger ,連接wire bond ;6.Layout 布線;7.鋪銅,電源分割;8.優(yōu)化,產(chǎn)生光繪文件。 Die 文件的一般格式Pin Number Padstack X Coord Y CoordRotation Pin Use Net Name 1 DIEPAD -93.839-153.0510.000UNSPEC XREQN2 2 DIEPAD -92.319-157.0630.000UNSPEC XGNTN0 3 DIEPAD -90.2

13、36-153.0510.000UNSPEC XGNTN1 4 DIEPAD -88.717-157.0630.000UNSPEC XGNTN2 5 DIEPAD -86.634-153.051 0.000UNSPEC BXAD31 6 DIEPAD -85.114-157.0630.000UNSPEC BXAD307 DIEPAD -79.760-157.0630.000UNSPECBXAD29 Die 信息導(dǎo)入 APD 封裝設(shè)計的一般步驟1.疊層設(shè)計,過孔和焊盤設(shè)計;2.Outline 、BGA 調(diào)入,可導(dǎo)入或生成;3.Die 調(diào)入,可導(dǎo)入或生成;4.定義鼠線關(guān)系,Assign Net ;5

14、.放置金手指(gold finger ,連接wire bond ;6.Layout 布線;7.鋪銅,電源分割;8.優(yōu)化,產(chǎn)生光繪文件。 定義網(wǎng)絡(luò)連接(Assign Nets APD 封裝設(shè)計的一般步驟1.疊層設(shè)計,過孔和焊盤設(shè)計;2.Outline 、BGA 調(diào)入,可導(dǎo)入或生成;3.Die 調(diào)入,可導(dǎo)入或生成;4.定義鼠線關(guān)系,Assign Net ;5.放置金手指(gold finger ,連接wire bond ;6.Layout 布線;7.鋪銅,電源分割;8.優(yōu)化,產(chǎn)生光繪文件。 金手指(Gold Finger 的擺放設(shè)計 Wire Bonding 連接 APD 封裝設(shè)計的一般步驟1.疊

15、層設(shè)計,過孔和焊盤設(shè)計;2.Outline 、BGA 調(diào)入,可導(dǎo)入或生成;3.Die 調(diào)入,可導(dǎo)入或生成;4.定義鼠線關(guān)系,Assign Net ;5.放置金手指(gold finger ,連接wire bond ;6.Layout 布線;7.鋪銅,電源分割;8.優(yōu)化,產(chǎn)生光繪文件。 Layout 布線 APD 封裝設(shè)計的一般步驟1.疊層設(shè)計,過孔和焊盤設(shè)計;2.Outline 、BGA 調(diào)入,可導(dǎo)入或生成;3.Die 調(diào)入,可導(dǎo)入或生成;4.定義鼠線關(guān)系,Assign Net ;5.放置金手指(gold finger ,連接wire bond ;6.Layout 布線;7.鋪銅,電源分割;8.優(yōu)化,產(chǎn)生光繪文件。 電源層分割鋪銅 APD 封裝設(shè)計的一般步驟1.疊層設(shè)計,過孔和焊盤設(shè)計;2.Outline 、BGA 調(diào)入,可導(dǎo)入或生成;3.Die 調(diào)入,可導(dǎo)入或生成;4.定義鼠線關(guān)系,Assign Net ;5.放置金手指(gold finger ,連接wire bond ;6.Layout 布線;7.鋪銅,電源分割;8.優(yōu)化,產(chǎn)生光繪文件。 基板設(shè)計輸出文件的層面1.上表面金屬線路層(Top ;2.上防焊綠漆層(Sol