用戶使用手冊第一版

1、RC-SOPC-III實(shí)驗(yàn)開發(fā)系統(tǒng)用戶使用手冊公司名稱 ：武漢百科融創(chuàng)科技有限公司地 址: 武漢市洪山區(qū)珞獅北路76號瑞景華庭2404#電話/傳真:87877606 87664250 EMAIL：wh目 錄第一章 綜述 1RC-NIOSII-EP2C35開發(fā)板資源介紹.1RC-SOPC-III系統(tǒng)板資源介紹.3第二章 系統(tǒng)模塊 5RC-NIOSII-EP2C35開發(fā)板模塊說明5RC-NIOSII-EP2C35開發(fā)板使用注意事項.36RC-SOPC-III系統(tǒng)板模塊說明.37RC-SOPC-III系統(tǒng)板使用注意事項.42第三章 軟件的安裝 43概述.43Quartus

2、II軟件的安裝.45QuartusII軟件的授權(quán).50NIOSII軟件的安裝55第四章 USB電纜的安裝與使用 59概述.59USB電纜在WINXP系統(tǒng)中的安裝.61USB電纜在Linux系統(tǒng)中的安裝.65USB電纜在QuartusII軟件中和設(shè)置.65USB電纜的規(guī)格指標(biāo).67USB電纜使用注意事項.71疑難解答. 71附錄第一章 綜 述RC-SOPC-III實(shí)驗(yàn)開發(fā)系統(tǒng)是根據(jù)現(xiàn)代電子發(fā)展的方向，集EDA和SOPC系統(tǒng)開發(fā)為一體的綜合性實(shí)驗(yàn)開發(fā)系統(tǒng)，除了滿足高校專、本科生和研究生的SOPC教學(xué)實(shí)驗(yàn)開發(fā)之外，也是電子設(shè)計和電子項目開發(fā)的理想工具。整個開發(fā)系統(tǒng)由核心板RC-NiosII-EP2C

3、35、系統(tǒng)板和擴(kuò)展板構(gòu)成，根據(jù)用戶不同的需求配置成不同的開發(fā)系統(tǒng)。RC-NiosII-EP2C35開發(fā)板為基于Altera Cyclone II器件的嵌入式系統(tǒng)開發(fā)提供了一個很好的硬件平臺，它可以為開發(fā)人員提供以下資源：n 擁有33216個邏輯單元和483840 bits片上存儲單元的Cyclone II EP2C35F672C8 FPGAn 16 Mbits的EPCS16配置芯片n 1 Mbytes SRAM n 32 Mbytes SDRAMn 8 Mbytes NOR Flash ROMn 64 Mbytes NAND Flash ROMn RS-232 DB9串行接口n USB2.0設(shè)

4、備接口n 10BASE-T J45接口n 多路音頻CODEC接口n 4個用戶自定義按鍵n 4個用戶自定義LEDn 1個七段碼LEDn 標(biāo)準(zhǔn)AS編程接口和JTAG調(diào)試接口n 50MHz高精度時鐘源n 兩個高密度擴(kuò)展接口（可與配套實(shí)驗(yàn)箱連接）n 兩個標(biāo)準(zhǔn)2.54mm擴(kuò)展接口，供用戶自由擴(kuò)展n 系統(tǒng)上電復(fù)位電路n 支持+5V直接輸入，板上電源管理模塊RC-NiosII-EP2C35開發(fā)板是在經(jīng)過長期用戶需求考察后，結(jié)合目前市面上以及實(shí)際應(yīng)用需要，同時兼顧入門學(xué)生以及資深開發(fā)工程師的應(yīng)用需求而研發(fā)的。就資源而言，它已經(jīng)可以組成一個高性能的嵌入式系統(tǒng)，可以運(yùn)行目前流行的RTOS，如uC/OS、uClin

5、ux等。系統(tǒng)主芯片采用672引腳、BGA封裝的EP2C35 FPGA，它擁有33216個LE，105個M4K片上RAM（共計483840bits），35個18×18硬件乘法器、4個高性能PLL以及多達(dá)475個用戶自定義IO。板上提供了大容量的SRAM、SDRAM和Flash ROM等以及常用的RS-232、USB2.0、 RJ45接口和標(biāo)準(zhǔn)音頻接口等，除去板上已經(jīng)固定連接的IO，還有多達(dá)260個IO通過不同的接插件引出，供用戶使用。所以，不管從性能上而言，還是從系統(tǒng)靈活性上而言，無論您是初學(xué)者，還是資深硬件工程師，它都會成為您的好幫手。圖1-1 系統(tǒng)功能框圖RC-SOPC-III型實(shí)

6、驗(yàn)箱系統(tǒng)板提供了豐富的資源供學(xué)生或開發(fā)人員學(xué)習(xí)，資源包括接口通信、控制、存儲、數(shù)據(jù)轉(zhuǎn)換以及人機(jī)交互顯示等幾大模塊，接口通信模塊包括SPI接口、IIC接口、視頻接口，RS232接口、網(wǎng)絡(luò)接口、USB接口、標(biāo)準(zhǔn)并口、PS2鍵鼠接口、1Wire接口等；控制模塊包括直流電機(jī)、步進(jìn)電機(jī)等；存儲模塊包括CF卡、IDE硬盤、SD卡等；數(shù)據(jù)轉(zhuǎn)換模塊包括串行ADC、 DAC、高速并行ADC、DAC以及數(shù)字溫度傳感器等；人機(jī)交互顯示模塊包括8個按鍵、8個開關(guān)、4×4鍵盤陣列、640×480圖形點(diǎn)陣LCD、8位動態(tài)7段碼管、16×16點(diǎn)陣以及交通燈等；另外把上還提供了一個簡易模擬信號源

7、和多路時鐘模塊。上述的這些資源模塊既可以滿足初學(xué)者入門的要求，也可以滿足開發(fā)人員進(jìn)行二次開發(fā)的要求。視頻輸入輸出和VGARS232DB25并口SD卡音頻CODECUSB1.1網(wǎng)口擴(kuò)展接口PS/2鍵盤、鼠標(biāo)RC-SOPC-III實(shí)驗(yàn)箱系統(tǒng)板提供的資源有：n 配套開發(fā)板為RC-NIOS II-EP2C35（核心芯片為EP2C35F672C8）n 640×480超大圖形點(diǎn)陣液晶屏n RTC，提供系統(tǒng)實(shí)時時鐘n 1個直流電機(jī)和傳感器模塊n 1個步進(jìn)電機(jī)模塊n 1個VGA接口n 1路視頻輸入和視頻輸出接口n 1個標(biāo)準(zhǔn)串行接口n 1個以太網(wǎng)卡接口，利用RTL8019AS芯片進(jìn)行數(shù)據(jù)包的收發(fā)n 1

8、個USB設(shè)備接口，利用PDIUSBD12芯片實(shí)現(xiàn)USB協(xié)議轉(zhuǎn)換n SD卡接口，可以用來接SD卡或MMC卡n 基于SPI或IIC接口的音頻CODEC模塊n 2個PS2鍵盤/鼠標(biāo)接口n 1個交通燈模塊n CF卡和IDE硬盤接口n 串行ADC和串行DACn 高速并行8位ADC和DACn 觸摸屏控制器n IIC接口的EEPROMn 基于1-Wire接口的數(shù)字溫度傳感器n 擴(kuò)展接口，供用戶自由擴(kuò)展n 1個紅外收發(fā)模塊n 1個數(shù)字時鐘源，提供24MHz、12MHz、6MHz、1MHz、100KHz、10KHz、1KHz、100Hz、10Hz和1Hz等多個時鐘n 1個模擬信號源，提供頻率在808KHz、幅度

9、在03.3V可調(diào)的正弦波、方波、三角波和鋸齒波n 1個16×16點(diǎn)陣LED顯示模塊n 1個4×4鍵盤輸出陣列n 8位動態(tài)七段碼管LED顯示n 8個用戶自定義LED顯示n 8個用戶自定義開關(guān)輸出n 8個用戶自定義按鍵輸出第二章 系統(tǒng)模塊系統(tǒng)組成本節(jié)將重點(diǎn)介紹開發(fā)板上所有的組成模塊。圖2-1是整個開發(fā)板的模塊布局圖，表2-1是對應(yīng)的組成部分及其功能的簡單描述。J8J7J6J5J1J4JP2JP1U8U2U11U10U12U4U14U5U1U7U9U15U6U13D1D4JP5JP6S1S4DS1S5圖2-1a) 正面JP3JP4圖2-1b) 反面表2-1 系統(tǒng)組成部分及其功能描

10、述序 號名 稱功 能 描 述U1Cyclone II 主芯片EP2C35F672C8存 儲 單 元U13，U14SRAM兩片組成1 Mbytes，即256K×32bitsU7SDRAM32 Mbytes SDRAM（16M×16bits）U15NOR Flash8 Mbytes線性Flash存儲器U9NAND Flash64 Mbytes非線性Flash存儲器U10EPCS1616 Mbits主動串行配置器件接 口 資 源U11，J7RS-232標(biāo)準(zhǔn)9針串口U10，J8USB高速USB2.0設(shè)備接口U4，J5網(wǎng)絡(luò)接口10BASE-T RJ45以太網(wǎng)接口U2，J1J4音頻接口

11、高性能音頻CODEC，包括音頻輸入、輸出、MIC輸入以及耳機(jī)輸出等接口JP3JP6擴(kuò)展接口出了板上固定連接的IO引腳，還有多達(dá)260個用戶自定義IO口通過不同的接插件引出，供用戶進(jìn)行二次開發(fā)JP1JTAG調(diào)試接口供用戶下載FPGA代碼，實(shí)時調(diào)試Nios II CPU，以及運(yùn)行Quartus II提供的嵌入式邏輯分析儀SignalTap II等JP2AS編程接口待用戶調(diào)試FPGA成功后，可通過該接口將FPGA配置代碼下載到配置器件中人 機(jī) 交 互S1S4自定義按鍵4個用戶自定義按鍵，用于簡單電平輸入，該信號直接與FPGA的IO相連S5復(fù)位按鍵該按鍵在調(diào)試Nios II CPU時，可以作為復(fù)位信號

12、，當(dāng)然也可以由用戶自定義為其它功能輸入D1D4自定義LED4個用戶自定義LED，用于簡單狀態(tài)指示，LED均由FPGA的IO直接驅(qū)動DS1七段碼LED靜態(tài)七段碼LED，用于簡單數(shù)字、字符顯示，直接由FPGA的IO驅(qū)動時 鐘 輸 入U8晶振高精度50MHz時鐘源，用戶可以用FPGA內(nèi)部PLL或分頻器來得到其它頻率的時鐘電 源J6直流電源輸入直流電源適配器插座，適配器要求為+5V/1AU5，U6電源管理負(fù)責(zé)提供板上所需的3.3V和1.2V電壓下面對板上的各個模塊及其硬件連接作詳細(xì)說明。Cyclone II EP2C35 FPGA（U1）繼Altera公司成功推出第一代Cyclone FPGA后，Cy

13、clone一詞便深深的烙在廣大硬件工程師心中，一時間它便成為低功耗、低價位以及高性能的象征。然而在去年，Altera公司再一次發(fā)布第二代Cyclone FPGA，與第一代相比，加入了硬件乘法器，同時內(nèi)部存儲單元數(shù)量也得到了進(jìn)一步的提升，相信Cyclone II比它的鼻祖Cyclone而言，會表現(xiàn)出更加出色的性能本開發(fā)板上采用的FPGA是EP2C35F672C8，它便是Altera Cyclone II系列中的一員，采用672引腳的BGA封裝，表2-2列出了該款FPGA的所有資源特性。Les33,216M4K Memory Blocks105所有RAM Bits483,84018×18

14、硬件乘法器35PLLs4用戶可用I/O475表2-2 EP2C35F672C8資源列表圖2-2 EP2C35F672C8芯片管腳示意圖如圖2-2所示EP2C35的管腳名稱行列合在一起來表示。行用英文字母表示，列用數(shù)字來表示。通過行列的組合來確定是哪一個管腳。如A2表示A行2列的管腳。AF3表示AF行3列的管腳開發(fā)板上提供了兩種途徑來配置FPGA：Ø 使用Quartus II軟件，配合下載電纜從JTAG接口下載FPGA所需的配置數(shù)據(jù)，完成對FPGA的配置。這種方式主要用來調(diào)試FPGA或Nios II CPU，多在產(chǎn)品開發(fā)初期使用Ø 使用Quartus II軟件，配合下載電纜，

15、通過AS接口對FPGA配置器件進(jìn)行編程，在開發(fā)板下次上電的時候，會完成對FPGA的自動配置。這種模式主要用來產(chǎn)品定型后，完成對FPGA代碼的固化，以便產(chǎn)品能夠獨(dú)立工作。SRAM（U13,U14）開發(fā)板上的SRAM由2片3.3V CMOS靜態(tài)RAM IDT71V416組成容量為256K×32bits的存儲空間，高速度SRAM和高帶寬數(shù)據(jù)總線，保證了Nios II CPU可以工作在非常高效的狀態(tài)。本開發(fā)板所用的SRAM為-10等級的，這就意味著Nios II CPU可以在32位總線帶寬情況下，以100MHz的速度進(jìn)行讀寫操作，數(shù)據(jù)吞吐率高達(dá)到400Mbyets/S。SRAM與FPGA的硬

16、件連接見表2-3。FPGA引腳U13引腳U14引腳信號說明AE2511A0AD2422A1AD2533A2AC2544A3AC2655A4AB251818A5Y251919A6Y262020A7U242121A8W252222A9W262323A10V252424A11V262525A12U252626A13U262727A14T244242A15AB264343A16R254444A17AA237/D0AA248/D1Y239/D2Y2410/D3W2413/D4V2314/D5V2415/D6U2316/D7W2129/D8V2230/D9U2031/D10U2132/D11U2235/D

17、12T1736/D13T1837/D14T1938/D15R17/7D16R19/8D17R20/9D18R24/10D19P17/13D20P23/14D21P24/15D22N18/16D23N20/29D24N23/30D25N24/31D26M19/32D27M20/35D28M21/36D29M22/37D30M23/38D31T2139/BE0T2040/BE1M24/39BE2P18/40BE3T224141OE#Y221717WE#Y2166CS#表2-3 SRAM與FPGA的硬件連接注： 1）/表示沒有連接。2）#表示低電平有效。3）SRAM的數(shù)據(jù)線（D0D7）和地址線與NO

18、R Flash共同占用FPGA IO。SDRAM（U7）開發(fā)板上使用的SDRAM為HY57V561620BT-6，該芯片最高可工作在166MHz主頻上，由4個4M×16bits的Bank組成，共有32Mbytes的容量，即16M×16bits。開發(fā)板上的主時鐘源為50MHz，通過內(nèi)部PLL進(jìn)行3倍頻可得到穩(wěn)定的150MHz時鐘，所以Nios II CPU可以在150MHz主頻上與SDRAM進(jìn)行數(shù)據(jù)交互，數(shù)據(jù)吞吐率高達(dá)300Mbytes/S，如此高的數(shù)據(jù)交互能力，足以滿足不同開發(fā)人士所需。SDRAM與FPGA的硬件連接見表2-4。FPGA引腳U7引腳信號說明AB323A0AB

19、424A1AC325A2AD326A3AE229A4AD230A5AC231A6AC132A7AB233A8AB134A9AA422A10AA235A11AA136A12Y520BA0AA321BA1P32D0P44D1R35D2R47D3T38D4T410D5U311D6U413D7W242D8W144D9V245D10V147D11U248D12U150D13T251D14R253D15V315LDQMY139UDQMY337CKEAA738CLKY419CS#W418RAS#W317CAS#V416WE#表2-4 SDRAM與FPGA的硬件連接注：#表示低電平有效。NOR Flash（U

20、15）開發(fā)板上提供了1片容量為8Mbytes（8M×8bits）NOR Flash存儲器AM29LV065D。該芯片支持3.03.6V單電壓供電情況下的讀、寫、擦除以及編程操作，訪問時間可以達(dá)到90ns。AM29LV065D由128個64Kbytes的扇區(qū)組成，每個扇區(qū)都支持在線編程。另外，該芯片在高達(dá)125條件下，依然可以保證存儲的數(shù)據(jù)20年不會丟失。NOR Flash與FPGA的硬件連接見表2-5。FPGA引腳U15引腳信號說明AC2327A0AE2422A1AE2521A2AD2420A3AD2519A4AC2518A5AC2617A6AB2516A7Y2510A8Y269A9

21、U2442A10W258A11W267A12V256A13V265A14U254A15U263A16T2446A17AB2615A18R2543A19T2344A20W2335A21T252A22AA2331D0AA2432D1Y2333D2Y2434D3W2438D4V2339D5V2440D6U2341D7AA2611WE#AB2430OE#AB2328CE#AA2514RDY表2-5 NOR Flash與FPGA的硬件連接注： 1）#表示低電平有效。2）NOR Flash的數(shù)據(jù)總線和地址總線（A2A19）與SRAM共同占用FPGA IO。NAND Flash（U9）為了滿足能夠在嵌入式R

22、TOS中有足夠的空間創(chuàng)建文件系統(tǒng)或滿足開發(fā)人員存儲海量數(shù)據(jù)的需求，開發(fā)板上除了提供8Mbytes NOR Flash外，還有一片具有64Mbytes容量的NAND FlashK9F1208U0M。該芯片由4096 Blocks×32 Pages×528bytes組成，支持塊擦除、頁編程、頁讀取、隨即讀取、智能拷貝備份、4頁/塊同時擦除和4頁/塊同時編程等操作。NAND Flash與FPGA的硬件連接見表2-6。FPGA引腳U9引腳信號說明AE329D0T730D1AA531D2W632D3V741D4V642D5V543D6U644D7R616CLER717ALET618W

23、E#P78RE#R59CE#U519WP#P67R/B#表2-6 NAND Flash與FPGA的硬件連接注：#表示低電平有效。RS-232接口（J7, U11）J7是一個標(biāo)準(zhǔn)的DB9孔連接頭，通常用于FPGA和計算機(jī)以及其它設(shè)備間通過RS-232協(xié)議進(jìn)行簡單通信。U11是一個電平轉(zhuǎn)換芯片MAX3232，負(fù)責(zé)把發(fā)送的LVCMOS信號轉(zhuǎn)換成RS-232電平，同時把接收到的RS-232電平轉(zhuǎn)換成LVCMOS信號。由于目前的設(shè)計開發(fā)中，RS-232通信僅僅是為了進(jìn)行系統(tǒng)調(diào)試或簡單的人機(jī)交互，所以在開發(fā)板設(shè)計時，僅在DB9孔接口中保留了通信時必須的RXD和TXD信號。RS-232與FPGA的硬件連接見

24、表2-7。FPGA引腳J7引腳信號說明FPGA端PC端T102TXDRXD T93RXDTXD/5/GND表2-7 SRAM與FPGA的硬件連接注：TXD和RXD在J7中已經(jīng)交換，如果與計算機(jī)通信，僅需要一條串口延長線便可，無需交叉。USB2.0接口（J8, U10）為了更好地滿足開發(fā)人員進(jìn)行二次開發(fā)，開發(fā)板上還設(shè)計了USB2.0設(shè)備接口，接口采用USB B型連接座，板上采用USB2.0設(shè)備接口控制芯片ISP1581來完成USB2.0通信中的時序轉(zhuǎn)換和數(shù)據(jù)包處理。ISP1581是Philips公司推出的一款高性能、低成本、完全符合USB2.0接口規(guī)范的USB設(shè)備接口芯片，它與CPU之間的通信是

25、通過一組高速通用并行接口來實(shí)現(xiàn)的。ISP1581可以自動檢測USB2.0系統(tǒng)和USB1.1系統(tǒng)，從而自動在高速和全速模式之間進(jìn)行轉(zhuǎn)換。鑒于該芯片的性能、成本以及易用性，該芯片在圖像類、海量存儲類、通信設(shè)備、打印設(shè)備以及人機(jī)交互設(shè)備中得到了廣泛的應(yīng)用。ISP1581與FPGA的硬件連接見2-8。FPGA引腳U10引腳信號說明F340D0F441D1G344D2G445D3H346D4H447D5J348D6J449D7K350D8K451D9L352D10L453D11M354D12M455D13M556D14L657D15E130A0E231A1D132A2D233A3C234A4B235A5

26、B338A6C339A7F127WR#G226RD#L725CS#G122READYF228INTM262WAKEUPK111EOTK223DREQJ113DACKH216INTRQJ214DIORH115DIOWL210RESET#表2-8 ISP1581與FPGA的硬件連接注：#表示該信號低電平有效。以太網(wǎng)接口（J5, U4）在嵌入式系統(tǒng)設(shè)計應(yīng)用當(dāng)中，以太網(wǎng)接口是一個必不可少的東西，尤其是在uClinux或Linux等系統(tǒng)中，以太網(wǎng)接口更是必備接口之一。本開發(fā)板上依然提供了以太網(wǎng)接口，采用CS8900A芯片來完成數(shù)據(jù)包的處理任務(wù)。CS8900A是一款基于ISA接口的低成本以太網(wǎng)控制器，該芯

27、片內(nèi)部集成了數(shù)據(jù)處理所需的RAM、10BASE-T數(shù)據(jù)發(fā)送和接收濾波器以及一個能夠提供24m A驅(qū)動電流的ISA總線接口。ISP1581與FPGA的硬件連接見表2-9。FPGA引腳U10引腳信號說明G2665D0G2566D1H2667D2H2568D3J2671D4J2572D5K2673D6K2574D7G2227D8G2326D9G2425D10G2124D11F2321D12F2420D13E2319D14E2418D15J2437A0J2338A1J2239A2J2140A3J2041A4K2442A5K2343A6K2244A7K2145A8K1946A9K1847A10L2448

28、A11L2350A12L2151A13L2052A14L1953A15B2554A16C2558A17D2659A18D2560A19F2663AENH2329MEMR#H2428MEMW#M257CS#H2132INTH1936SBHE#E2661IOR#E2562IOW#F2564RDYL2575RESET表2-9 CS8900A與FPGA的硬件連接注：#表示該信號低電平有效。音頻接口（J1J4, U2）開發(fā)板上提供了一個標(biāo)準(zhǔn)的音頻CODEC模塊，采用TI的高性能音頻CODEC專用芯片TLV320AIC23B。該芯片是一個非常出色的立體聲音頻CODEC芯片，內(nèi)部集成了所有的模擬功能，能夠提

29、供16、20、24和32位數(shù)據(jù)的ADC和DAC轉(zhuǎn)換，以及8KHz96KHz的采樣速率。TLV320AICB有兩個接口與CPU相連，其中一個為控制接口，可以工作在SPI模式，也可以工作在IIC模式（注意：開發(fā)板上已經(jīng)固定為SPI模式），該接口主要負(fù)責(zé)初始化和配置芯片；另一個接口是數(shù)字音頻接口，可以工作在左對齊模式、右對齊模式、IIS模式以及DSP模式，該接口主要用來發(fā)送和接收需要轉(zhuǎn)換或被轉(zhuǎn)換的音頻數(shù)據(jù)。ISP1581與FPGA的硬件連接見表2-10。FPGA引腳U10引腳信號說明B2323SDINA2324SCLKC2321CS#E223BCLKD234DIND246DOUTC245/7LRCI

30、N/LRCOUT表2-10 音頻芯片與FPGA的硬件連接注： 1)#表示該信號低電平有效。 2) 灰色部分為SPI控制接口信號，橙色部分為數(shù)字音頻接口信號。開發(fā)板上提供了4個外接插孔，從左到右（J1J4）依次為MIC輸入、音頻線輸入、耳機(jī)輸出以及音頻線輸出插孔。JTAG調(diào)試接口（JP1） 在FPGA開發(fā)過程中，JTAG是一個比不可少的接口，因?yàn)殚_發(fā)人員需要下載配置數(shù)據(jù)到FPGA。在Nios II開發(fā)過程中，JTAG更是起著舉足輕重的作用，因?yàn)橥ㄟ^JTAG接口，開發(fā)人員不僅可以對Nios II系統(tǒng)進(jìn)行在線仿真調(diào)試，而且還可以下載代碼或用戶數(shù)據(jù)到CFI Flash中。開發(fā)板上提供如圖2-3所示的1

31、0針插座，其每個插針的信號定義見表2-11。圖2-3 開發(fā)板上的JTAG調(diào)試插座JP1插座信號定義1TCK2GND3TDO4Vcc(3.3V)5TMS6/7/8/9TDI10GND表2-11 JTAG插座信號定義注： /表示該插針沒有任何信號。AS編程接口（JP2） AS接口主要用來給板上的EPCS16進(jìn)行編程，故稱其為編程接口，板上也是采用圖2-2所示的10針插座，其信號定義見表2-12。JP1插座信號定義1DCLK2GND3CONF_DONE4Vcc(3.3V)5nCONFIG6nCE7DATAOUT8nCS9ASDI10GND表2-12 JTAG插座信號定義擴(kuò)展接口（JP3JP6）開發(fā)板

32、上提供的資源模塊占用了部分FPGA引腳，除此之外，還有260個可用IO供用戶自定義使用，這些IO通過不同的接插件引出。JP3和JP4（位于開發(fā)板背面）是兩個高密度接插件（如圖2-4所示），包括了所有的這260個用戶自定義IO；JP5和JP6是兩個間距為2.54mm的標(biāo)準(zhǔn)雙排針插座（如圖2-5所示），提供了72個用戶自定義IO，以滿足普通用戶的一般需要。圖2-4 JP3和JP4所使用的接插件類型圖2-5 JP5和JP6所使用的接插件類型表2-13、2-14、2-15和2-16分別是JP3、JP4、JP5和JP6的引腳信號定義。表2-13 JP3與FPGA的硬件連接FPGA引腳JP3引腳信號說明/

33、1Vcc(5.0V)/2Vcc(5.0V)/3Vcc(5.0V)/4Vcc(5.0V)/5GND/6GND/7GND/8GNDB189FPGA_IOA1810FPGA_IOB1711FPGA_IOA1712FPGA_IOB1613FPGA_IOB1514FPGA_IO/15/B1416FPGA_IOA1417FPGA_IOB1318FPGA_GCLK8B1219FPGA_IOB1120FPGA_IOB1021FPGA_IOA1022FPGA_IO/23/F1124FPGA_IOG1025FPGA_IOG1126FPGA_IOG1227FPGA_IOJ728FPGA_IOG929FPGA_IOF

34、730FPGA_IOE831FPGA_IO/32/F933FPGA_IOF1034FPGA_IOE1035FPGA_IOF1236FPGA_IOE1237FPGA_IOF1338FPGA_IOF1439FPGA_IOF1540FPGA_IOE1541FPGA_IO/42/F1643FPGA_IOF1744FPGA_IOE1845FPGA_IOF1846FPGA_IOG1847FPGA_IOG1748FPGA_IOG1649FPGA_IOG1350FPGA_IOG1551FPGA_IO/52/G1453FPGA_IOH1254FPGA_IOH1155FPGA_IOJ1056FPGA_IOL957

35、FPGA_IOH1058FPGA_IOH859FPGA_IOJ860FPGA_IOJ961FPGA_IO/62/A463FPGA_IOB464FPGA_IOA565FPGA_IOB566FPGA_IOA667FPGA_IOB668FPGA_IOA769FPGA_IOB770FPGA_IOA871FPGA_IOB872FPGA_IO/73/A974FPGA_IOB975FPGA_IOE576FPGA_IOF677FPGA_IOG578FPGA_IOG679FPGA_IOH680FPGA_IOJ581FPGA_IOK582FPGA_IOK683FPGA_IOJ684FPGA_IOK785FPGA_

36、IOK886FPGA_IOK987FPGA_IOP988FPGA_ION989FPGA_IOJ1190FPGA_IOJ1491FPGA_IOH1692FPGA_IOK1693FPGA_IOJ1694FPGA_IO/95/P2596FPGA_GCLK6P2697FPGA_GCLK7N2598FPGA_GCLK4N2699FPGA_GCLK5/100/J17101FPGA_IOK17102FPGA_IOJ18103FPGA_IOH17104FPGA_IOF21105FPGA_IOF20106FPGA_IOE20107FPGA_IOD21108FPGA_IOC22109FPGA_IOC21110FP

37、GA_IOD20111FPGA_IOD19112FPGA_IOC19113FPGA_IOD18114FPGA_IOD17115FPGA_IOC17116FPGA_IOD16117FPGA_IOC16118FPGA_IOD15119FPGA_IOC15120FPGA_IOD14121FPGA_IOD13122FPGA_GCLK11C13123FPGA_GCLK10D12124FPGA_IOC12125FPGA_IOC11126FPGA_IOD11127FPGA_IOC10128FPGA_IOD12129FPGA_IOC9130FPGA_IOD9131FPGA_IOC8132FPGA_IOD813

38、3FPGA_IOC7134FPGA_IOD7135FPGA_IOC6136FPGA_IOD6137FPGA_IOD5138FPGA_IOC4139FPGA_IOB22140FPGA_IOA22141FPGA_IOB21142FPGA_IOA21143FPGA_IOB20144FPGA_IOA20145FPGA_IOB19146FPGA_IOA19147FPGA_IO/148/M6149TCKM7150TDOL8151TMSM8152TDI/153GND/154GND/155GND/156GND/157Vcc(5.0V)/158Vcc(5.0V)/159Vcc(5.0V)/160Vcc(5.0V

39、)表2-14 JP4與FPGA的硬件連接FPGA引腳JP4引腳信號說明C31FPGA_IOB32FPGA_IOB23FPGA_IOC24FPGA_IOD25FPGA_IOD16FPGA_IOE27FPGA_IOE18FPGA_IOF19FPGA_IOG210FPGA_IOH111FPGA_IOJ212FPGA_IOL213FPGA_IOH1514FPGA_IOJ1315FPGA_ION216FPGA_GCLKP217FPGA_GCLKU918FPGA_IOU1019FPGA_IOV920FPGA_IOY1021FPGA_IOY1222FPGA_IOY1423FPGA_IOY1624FPGA_I

40、OV1125FPGA_IO/26/Y1827FPGA_IOAE1428FPGA_GCLK12AF1429FPGA_GCLK13AE1330FPGA_IOAF1331FPGA_IOW1132FPGA_IO /33/34/AE1135FPGA_IOAE1236FPGA_IOAE1037FPGA_IOAF1038FPGA_IOAE939FPGA_IO/40/AF941FPGA_IOAE842FPGA_IOAF843FPGA_IOAE744FPGA_IOAF745FPGA_IOAE646FPGA_IOAF647FPGA_IOAE548FPGA_IO/49/50/AA651FPGA_IOAF552FPG

41、A_IOAE453FPGA_IOAF454FPGA_IOAC1255FPGA_IOAD1256FPGA_IOAC1157FPGA_IOAD1158FPGA_IOAC1059FPGA_IO/60/61/AD1062FPGA_IOAC963FPGA_IOAD864FPGA_IOAC865FPGA_IOAD766FPGA_IOAC767FPGA_IOAD668FPGA_IOAC669FPGA_IOAD570FPGA_IOAC571FPGA_IOAD472FPGA_IO/73GND/74GND/75GND/76GND/77Vcc(5.0V)/78Vcc(5.0V)/79Vcc(5.0V)/80Vcc(

42、5.0V)/81Vcc(5.0V)/82Vcc(5.0V)/83Vcc(5.0V)/84Vcc(5.0V)/85GND/86GND/87GND/88GNDAD1389FPGA_GCLK14AC1390FPGA_GCLK15AC1491FPGA_IOAD1592FPGA_IOAC1593FPGA_IOAD1694FPGA_IOAC1695FPGA_IOAD1796FPGA_IOAC1797FPGA_IOAC1898FPGA_IOAD1999FPGA_IOAC19100FPGA_IOAC20101FPGA_IOAD21102FPGA_IOAC21103FPGA_IOAD22104FPGA_IOAC

43、22105FPGA_IO/106/AD23107FPGA_IOAB8108FPGA_IOAA9109FPGA_IOAB10110FPGA_IOAA10111FPGA_IOAA11112FPGA_IOAB12113FPGA_IOAA12114FPGA_IOAA13115FPGA_IOAA14116FPGA_IOAB15117FPGA_IOU18118FPGA_IO/119/120/AA15121FPGA_IOAA16122FPGA_IOAA17123FPGA_IOAB18124FPGA_IOAA18125FPGA_IOAB20126FPGA_IO/127/128/AA20129FPGA_IOAB21130FPGA_IOW17131FPGA_IOY15132FPGA_IO/133/134/Y13135FPGA_IOY11136FPGA_IOW10137FPGA_IOW8138FPGA_IOU7139FPGA_IOT8140FPGA_IO/141/142/R8143FPGA_IOP1144FPGA_GCLK3N1145FPGA_GCLK1U17146FPGA_IOW19147FPGA_IOV17148/W16149FPGA_IOW15150FPGA_IOL10151FPGA_IO/152/V14153FPGA_IO