74LS160計(jì)數(shù)器

1、實(shí)驗(yàn)九74LS160計(jì)數(shù)器一、實(shí)驗(yàn)?zāi)康模?. 了解計(jì)數(shù)器的基本原理。2. 掌握集成計(jì)數(shù)器芯片 74LS160工作原理及應(yīng)用。二、實(shí)驗(yàn)原理：1、74LS160為可預(yù)置的十進(jìn)制同步計(jì)數(shù)器，其管腳圖如圖所示: RCO 進(jìn)位輸出端ENP計(jì)數(shù)控制端QA-QD輸出端ENT計(jì)數(shù)控制端CLK時(shí)鐘輸入端CLR 異步清零端（低電平有效）LOAD同步并行置入端（低電平有效）NpNTE EQAQBQCQPcoR<LR CLK74LS160D2、74LS160 功能表:INPUTSOUTPUTSOPERATING MODE MR CP CEP GET Pt DM QN TC0KXXXXooReset1”XXIIc

2、1XXIhIcnParallel 心冃Q1hhhKcountCount1XiXhXHold (de nothing)1XXIhXHic1 h IX1High vcftage levelHigh vcrtase level one setup prior td the low-to-high clock transition Low voNage levelLow voltage level one setup prior to the low-to-high clock transtlon Lawer ess© l&ttsrs iceli亡出呂 Th是 stmt色 ofref

3、er&ricsd output pFidF< the low-to-high clock tranElionDoni careLorw-to-high clock tranitianThe T匚 output is； High when CET is； High arid the counter is； MTerminal Count fHLLH)三、實(shí)驗(yàn)內(nèi)容：1、禾U用同步十進(jìn)制計(jì)數(shù)器 74LS160接成同步七進(jìn)制計(jì)數(shù)器。 設(shè)計(jì)思路：列出七進(jìn)制計(jì)數(shù)器的真值表：計(jì)數(shù)順序電路狀態(tài)等效十進(jìn) 制進(jìn)位輸出CQ3Q2Q1Q00000000100011020010203001130401004050101506011061設(shè)計(jì)該電路要求在 6時(shí)進(jìn)位，即在輸出為 6時(shí)給輸入端置0。 由真值表的邏輯函數(shù)式：Y' (Q'Q1Q2Q')'化簡(jiǎn)得：Y= (Q1Q2)'于是得設(shè)計(jì)電路：2、試用同步十進(jìn)制計(jì)數(shù)器74LS160接成16進(jìn)制計(jì)數(shù)器。設(shè)計(jì)思路：74LS160是10進(jìn)制計(jì)數(shù)器，要做成 16進(jìn)制計(jì)數(shù)器，先要做一個(gè)比 16大的計(jì)時(shí)器。這 里用兩片74LS160接成一個(gè)100進(jìn)制計(jì)數(shù)器，再通過(guò)置 0法實(shí)現(xiàn)16進(jìn)制計(jì)數(shù)。設(shè)計(jì)電路：四、實(shí)驗(yàn)分析：1、 通過(guò)本實(shí)驗(yàn)，讓我進(jìn)一步了解74LS