隨機(jī)實(shí)驗(yàn)——基于FPGA的2FSK通信信號(hào)生成及測(cè)量分析16分頻

1、實(shí)驗(yàn)三：基于FPGA的2FSK通信信號(hào)生成及測(cè)量分析（16分頻）一. 實(shí)驗(yàn)特點(diǎn)與原理2FSK是利用數(shù)字基帶信號(hào)控制在波的頻率來(lái)傳送信息。例如，1碼用頻率f1來(lái)傳輸，0碼用頻率f2來(lái)傳輸，而其振幅和初始相位不變。故其表示式為 式中，假設(shè)碼元的初始相位分別為和；和為兩個(gè)不同的碼元的角頻率；幅度為A為一常數(shù)，表示碼元的包絡(luò)為矩形脈沖。下圖3-1為2FSK信號(hào)產(chǎn)生原理圖。圖3-1 2FSK信號(hào)產(chǎn)生原理圖二 實(shí)驗(yàn)的設(shè)計(jì)思想與實(shí)現(xiàn)采用鍵控法實(shí)現(xiàn)2FSK，通過(guò)不同的分頻器，產(chǎn)生頻率分別為f1和f2的基頻。基帶信號(hào)為“1”時(shí)，頻率f1的信號(hào)通過(guò)；當(dāng)基帶信號(hào)為“0”時(shí)，頻率f2的信號(hào)通過(guò)，得到連續(xù)的2FSK信號(hào)

2、，2FSK調(diào)制器原理框圖如圖3-2所示。 圖3-2 2FSK調(diào)制器原理框圖由實(shí)驗(yàn)框圖可知需要設(shè)計(jì)分頻器，序列產(chǎn)生器，正弦波序列產(chǎn)生器及二選一選擇器。下面一一設(shè)計(jì)各器件。1.分頻器分頻器通過(guò)計(jì)數(shù)取反實(shí)現(xiàn)，核心程序?yàn)閜arameter N=100;/N為分頻數(shù)，如果N=16，即為16分頻always (posedge clk_in )/ clk_in為晶振輸入頻率beginif(cnt=N/2-1)/占空比為50%begin clk_out <= !clk_out; cnt<=0; endelsecnt <= cnt + 1;/計(jì)數(shù)器end源程序見(jiàn)附錄12.序列生成器本實(shí)驗(yàn)使用c

3、ase語(yǔ)句產(chǎn)生一個(gè)任意方波序列，即為調(diào)制信號(hào)。信號(hào)仿真波形如圖3-3。 tmp=tmp+1'b1;case(tmp)4'd0:out<=0;4'd1:out<=1;4'd2:out<=0; 源程序見(jiàn)附錄2 . 圖3-3 Quartus 信號(hào)仿真波形. .3.二選一選擇器選擇器的編程思想為當(dāng)輸入波形電平為高電平時(shí)，選擇f1，當(dāng)輸入波形電平為低電平時(shí)，選擇f2。 1'd0: MW_dtempl = MW_din0l; default: MW_dtempl = MW_din1l;源程序見(jiàn)附錄34.正弦波發(fā)生電路：通過(guò)正弦表來(lái)產(chǎn)生正弦波形，產(chǎn)生

4、正弦波的原理圖如圖3-4，用Quartus 仿真出來(lái)的波形圖如圖3-5.圖3-4 正弦波產(chǎn)生器原理圖圖3-5 Quartus 正弦波仿真波形5. 2FSK調(diào)制器按照?qǐng)D3-2所示的調(diào)制電路的原理框圖，將上面所寫(xiě)的各個(gè)程序模塊化，搭建如下圖3-6的頂層文件。圖3-6 2FSK調(diào)制電路原理圖三實(shí)驗(yàn)結(jié)論1 Quartus軟件仿真2FSK Quartus 仿真波形圖如下圖3-7所示，一開(kāi)始仿真出來(lái)的波形并不理想，原因在于分頻器都設(shè)置為16分頻，從而兩個(gè)頻率相等，將一個(gè)載波頻率換為8分頻后，仿真出來(lái)的波形即為理想波形。圖3-7 Quartus 仿真波形2在FPGA實(shí)驗(yàn)板中下載并用示波器觀察2FSK調(diào)制信號(hào)

5、用示波器觀察到的時(shí)域波形如圖3-8所示，可以看出與圖3-7所示的Quartus 仿真波形圖對(duì)比，可以看出f1與f2的幅度略有不同，這是因?yàn)楦哳l載波分量超出了FPGA實(shí)驗(yàn)板放大電路最大響應(yīng)的范圍，從而使得高頻信號(hào)幅度放大程度降低所造成的。示波器頻域輸出波形如圖3-9所示， 在理論計(jì)算下，f1和f2的32位采樣頻率分別為：f1=20MHz/8/32=78.125kHzf2=20MHz/16/32=39.0625kHz由頻譜圖看出，實(shí)際輸出波形的兩個(gè)頻率響應(yīng)峰值所對(duì)應(yīng)頻率即為f1,f2。圖3-8示波器時(shí)域輸出波形 圖3-9 示波器輸出頻譜圖附錄1module div4000(clk_out,clk_

6、in);output clk_out;input clk_in;reg 13:0 cnt;reg clk_out;parameter N=100;always (posedge clk_in )beginbeginif(cnt=N/2-1)begin clk_out <= !clk_out; cnt<=0; endelsecnt <= cnt + 1;endendendmodule附錄2module singnal15(clk ,out);input clk;output out;reg3:0 tmp=4'b0;reg out;/生成序列 使用casealways(p

7、osedge clk )beginif(tmp > 4'd15)tmp=4'd0;else tmp=tmp+1'b1;case(tmp)4'd0:out<=0;4'd1:out<=1;4'd2:out<=0;4'd3:out<=0;4'd4:out<=1;4'd5:out<=1;4'd6:out<=0;4'd7:out<=1;4'd8:out<=1;4'd9:out<=0;4'd10:out<=1;4'd

8、11:out<=0;4'd12:out<=0;4'd13:out<=0;4'd14:out<=0;4'd15:out<=0;endcaseendendmodule附錄3module select( din0, dout, din1, sel);parameter N = 8;input N-1:0 din0;output N-1:0 dout;input N-1:0 din1;input sel; wire N-1:0 MW_din0l; wire N-1:0 MW_din1l; reg N-1:0 MW_dtempl; always (MW_din0l or MW_din1l or sel) begin case (sel) 1'd0: MW_dtempl = MW_d