基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)

1、PLD 2.2 cyclone & cyclone IIreference 基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)，任愛峰等編著 Cyclone 架構(gòu) 1.5V，0.13um SRAM工藝 最多20060LE，288Kb RAM 特點(diǎn) 垂直結(jié)構(gòu)的邏輯單元LE 嵌入式存儲(chǔ)塊M4K block 鎖相環(huán)PLL IOE 支持多種單端和差分標(biāo)準(zhǔn)的I/O接口，內(nèi)含3個(gè)reg支持RRD 高效的內(nèi)部連線 低延時(shí)的全局時(shí)鐘網(wǎng)絡(luò) 最多8根全局時(shí)鐘線組成M4K block 嵌入式存儲(chǔ)資源 雙口，單口存儲(chǔ)器 實(shí)現(xiàn)低成本的DSP系統(tǒng)，實(shí)現(xiàn)設(shè)計(jì)中所需的多個(gè)乘法器用M4K 實(shí)現(xiàn)軟乘法器 并行乘法 分布式運(yùn)算方式等待時(shí)間 vs

2、 存儲(chǔ)利用率和乘法器尺寸專用外部存儲(chǔ)器接口 Cyclone片內(nèi)內(nèi)嵌專用接口電路支持DDR SDRAM，F(xiàn)CRAM。最高帶寬達(dá)266Mbps 每個(gè)器件最多支持一個(gè)32b寬的具有糾錯(cuò)能力的雙列存儲(chǔ)器模塊DIMM DDR SDRAM 與SDR結(jié)構(gòu)相同，帶寬加倍，數(shù)據(jù)在時(shí)鐘上下沿均傳輸 FCRAM 延遲較低，基于SRAM功能架構(gòu)的存儲(chǔ)器件，大容量，低功耗環(huán)境下，具有更好性能。在時(shí)鐘上下沿均傳輸數(shù)據(jù)。DDR SDRAM 與SDR結(jié)構(gòu)相同，帶寬加倍 數(shù)據(jù)在時(shí)鐘上下沿均傳輸 命令（地址和控制信號(hào)）只在時(shí)鐘上升沿傳輸 輸入數(shù)據(jù)在DQS的上下沿鎖存，輸出數(shù)據(jù)也以DQS的上下沿為參考 DQS（data strob

3、e）雙向信號(hào)，讀操作時(shí)，由DDR SDRAM驅(qū)動(dòng)， DQS與數(shù)據(jù)邊沿對(duì)齊；寫操作時(shí)，由存儲(chǔ)器控制器驅(qū)動(dòng)與數(shù)據(jù)中央對(duì)齊。 Burst方式（突發(fā)，burst length 2，4，8，etc.） Burst結(jié)束自動(dòng)prechargeDDR SDRAM READ WAVEFORM DATA FROM DDR SDRAM TO FPGADDR SDRAM WRITE WAVEFORM DATA FROM FPGA TO DDR SDRAM支持多種接口協(xié)議 PCI SDRAM，F(xiàn)CRAM 10/100及千兆以太網(wǎng)，IEEE802.3 串行總線接口 SPI， IIC，IEEE1394，USB 多種通信協(xié)議

4、(中低端通信設(shè)備中) E1，E3 歐標(biāo) T1，T3 美標(biāo) SONET/SDH 光纖PLL2個(gè)增強(qiáng)型PLL，高性能時(shí)鐘管理能力 頻率合成 提供3個(gè)clk輸出，內(nèi)部工作clk可不同于外部輸入的clk 可編程移相 最高分辨率150ps，用于匹配關(guān)鍵時(shí)序路徑上時(shí)鐘沿的約束，如setup time，hold time 片外時(shí)鐘輸出 提供輸出到外部的clk，用于系統(tǒng)時(shí)鐘，同步板上的不同器件 時(shí)鐘反饋 補(bǔ)償內(nèi)部延時(shí)或?qū)R輸入clk和輸出clk的相位 可編程占空比 失鎖檢測(cè) 高速差分時(shí)鐘信號(hào)的輸入和輸出PLL in No Compensate ModePLL Power SupplyI/O 支持差分I/O 標(biāo)

5、準(zhǔn)，如LVDS， RSDS 129通道，640Mbps 信號(hào)完整性較好，低電磁干擾（EMI），低功耗 支持單端I/O標(biāo)準(zhǔn)，LVTTL，LVCMOS，SSTL，PCI 具有更強(qiáng)的電流驅(qū)動(dòng)能力支持Nios II 只占不到600LE，最大cyclone器件中有20060個(gè)LE，可集成多個(gè)Nios于其中 通過往Nios處理器指令集中增加定制指令，可以加速軟件算法 定制指令允許設(shè)計(jì)者靈活輕便地設(shè)計(jì)高端軟件，同時(shí)保留并行硬件操作在PLD中的性能優(yōu)勢(shì)配置方案 新型串行配置器件 EPCS1（1Mb），EPCS4（4Mb） 低成本 在系統(tǒng)編程ISPCyclone II 第2代cyclone系列,90nm工藝，

6、容量擴(kuò)展 68416LE，1.1Mb RAM 新增針對(duì)DSP應(yīng)用的內(nèi)嵌乘法器 18x18b，150個(gè) 與軟乘法器比性能更高，LE資源更少Cyclone II的DSP應(yīng)用可用做DSP應(yīng)用的FPGA協(xié)處理器，分擔(dān)DSP處理器的復(fù)雜算法計(jì)算，提高系統(tǒng)整體性能 消費(fèi)類 Set Top Box, camera, A/V會(huì)議設(shè)備，PDP，HDTV，便攜式攝象機(jī) 有線，無線通信 Modem，數(shù)字環(huán)路線纜接入復(fù)用器DSLAM，LAN接入節(jié)點(diǎn) 汽車電子 導(dǎo)航系統(tǒng)，衛(wèi)星無線接收，混合電視接收器，遠(yuǎn)程信息處理，娛樂設(shè)備 軍事，工業(yè)，醫(yī)學(xué) 醫(yī)用設(shè)備，MRI，X-ray，雷達(dá)，軟件無線電，網(wǎng)絡(luò)測(cè)試設(shè)備Cyclone II其他增強(qiáng)