計算機組成原理尹輝第五八三章作業(yè)

1、8.24 現(xiàn)有A、B、C、D四個中斷源，其優(yōu)先級由高向低按ABCD順序排列。若中斷服務(wù)程序的執(zhí)行時間為20µs，請根據(jù)下圖所示時間軸給出的中斷源請求中斷的時刻，畫出CPU執(zhí)行程序的軌跡。解：8.25 某機有五個中斷源L0、L1、L2、L3、L4，按中斷響應(yīng)的優(yōu)先次序由高向低排序為L0®L1L2L3L4，根據(jù)下示格式，現(xiàn)要求中斷處理次序改為L1L4L2L0L3，根據(jù)下面的格式，寫出各中斷源的屏蔽字。解：中斷源01234L010010L111111L210110L300010L4101118.26 設(shè)某機配有A、B、C3臺設(shè)備，其優(yōu)先級按ABC降序排列，為改變中斷處理次序，它們

2、的中斷屏蔽字如下：設(shè)備屏蔽字A111B010C011按下圖所示時間軸給出的設(shè)備請求中斷的時刻，畫出CPU執(zhí)行程序的軌跡。按A、B、C中斷服務(wù)程序時間均為20µs。解：8.27 設(shè)某機有3個中斷源，其優(yōu)先級按123降序排列。假設(shè)中斷處理時間均為t，在下圖所示的時間內(nèi)共發(fā)生5次中斷請求，圖中表示1級中斷源發(fā)出中斷請求信號，其余類推，畫出CPU執(zhí)行程序的軌跡。解：8.28 設(shè)某機有4個中斷源1、2、3、4，其響應(yīng)優(yōu)先級按1234降序排列，現(xiàn)要求將中斷處理次序改為4132。根據(jù)下圖給出的4個中斷源的請求時刻，畫出CPU執(zhí)行程序的軌跡。設(shè)每個中斷源的中斷服務(wù)程序時間均為20µs。解：

3、5.17 某系統(tǒng)對輸入數(shù)據(jù)進行取樣處理，每抽取一個輸入數(shù)據(jù)，CPU就要中斷處理一次，將取樣的數(shù)據(jù)存至存儲器的緩沖區(qū)中，該中斷處理需P秒。此外，緩沖區(qū)內(nèi)每存儲N個數(shù)據(jù)，主程序就要將其取出進行處理，這個處理需Q秒。試問該系統(tǒng)可以跟蹤到每秒多少次中斷請求？解：處理N個數(shù)據(jù)所需時間 = P×N+Q （秒） 每秒可跟蹤到中斷請求數(shù) =（P×N+Q）/N （秒）5.21 中斷向量通過什么總線送至什么地方？為什么？解：中斷向量通過數(shù)據(jù)總線送至CPU中的PC。因為要通過向量地址找到中斷服務(wù)程序的入口地址，中斷響應(yīng)階段由中斷響應(yīng)信號INTA將排隊器輸出送至編碼器形成向量地址，向量地址送至PC

4、，再作為下一條指令的地址。5.22 程序查詢方式和程序中斷方式都是通過“程序”傳送數(shù)據(jù)，兩者的區(qū)別是什么？解：程序查詢方式的核心問題在于每時每刻需不斷查詢I/O設(shè)備是否準備就緒。它通過“程序”傳送數(shù)據(jù)時，程序?qū)/O要I/O準備和I/O傳送兩段時間。CPU和I/O串行工作，程序不斷反復(fù)查詢I/O的狀態(tài)，造成“踏步等待”，嚴重浪費了CPU的工作時間。程序中斷方式僅對I/O傳送階段進行控制，I/O準備階段不需要CPU查詢。實現(xiàn)了CPU與I/O的并行工作，提高了CPU的資源利用率。5.23 調(diào)用中斷服務(wù)程序和調(diào)用子程序有何區(qū)別？解：（1）調(diào)用子程序發(fā)生的時間是已知的和固定的，即在主程序的調(diào)用指令執(zhí)行

5、時發(fā)生主程序調(diào)用子程序過程，調(diào)用指令所在位置也是已知的和固定的；而中斷過程發(fā)生的時間一般是隨機的，CPU在執(zhí)行某一主程序時受到中斷源提出的中斷申請，就發(fā)生中斷過程，而中斷申請一般由硬件電路產(chǎn)生，申請時間是隨機的。也可以說，調(diào)用子程序是程序設(shè)計者事先安排好的，而執(zhí)行中斷服務(wù)程序是由系統(tǒng)工作環(huán)境隨機決定的。（2） 子程序完全為主程序服務(wù)，兩者屬于主從關(guān)系，主程序需要子程序時就去調(diào)用子程序，并把調(diào)用結(jié)果帶回主程序繼續(xù)執(zhí)行；而中斷服務(wù)程序與主程序一般是無關(guān)的，兩者是平行關(guān)系。（3） 主程序調(diào)用子程序的過程完全屬于軟件處理過程，不需要專門的硬件電路；而中斷處理系統(tǒng)是一個軟、硬件結(jié)合的系統(tǒng)，需要專門的硬件

6、電路才能完成中斷處理的過程。（4） 子程序只保護斷點；而中斷程序除了保護斷點以外還需要保護現(xiàn)場。5.27 DMA方式有何特點？什么樣的I/O設(shè)備與主機交換信息時采用DMA方式，舉例說明。解：由于DMA接口和主存之間有一條數(shù)據(jù)通路，因此主存和設(shè)備交換信息時，不通過CPU，也不需要CPU暫?，F(xiàn)行程序為設(shè)備服務(wù)，省去了保護現(xiàn)場和恢復(fù)現(xiàn)場，因此工作速度比程序中斷方式的工作速度高。在DMA方式中，由于DMA接口與CPU共享主存，這就有可能出現(xiàn)兩者爭用主存的沖突。為了有效地分時使用主存，通常DMA與主存交換數(shù)據(jù)時采用如下三種方法：（1） 停止CPU訪問主存；（2） 周期挪用（或周期竊?。唬?） DMA與

7、CPU交替訪問。DMA的這些特點特別適合于高速I/O或輔存與主存之間的信息交換。因為高速I/O設(shè)備若每次申請與主機交換信息時，都要等待CPU做出中斷響應(yīng)后再進行，很可能因此使數(shù)據(jù)丟失。5.28 CPU對DMA請求和中斷請求的響應(yīng)時間是否一樣？為什么？解：CPU對DMA請求和中斷請求的響應(yīng)時間不相同。程序中斷方式是在一條指令執(zhí)行結(jié)束時響應(yīng)，而DMA方式可在指令周期的任一存取周期結(jié)束時響應(yīng)。因為采用DMA方式交換數(shù)據(jù)，數(shù)據(jù)輸入輸出的速度很快，CPU必須以更短的時間查詢和響應(yīng)，否則數(shù)據(jù)丟失。中斷方式是在指令執(zhí)行結(jié)束的時候發(fā)出查詢信號，以獲取中斷請求信號，若條件滿足，CPU就響應(yīng)其請求；而DMA方式是

8、由DMA接口根據(jù)設(shè)備的工作狀態(tài)向CPU申請占用總線，只要總線未被CPU占用，即可立即響應(yīng)DMA請求，如果總線正被CPU占用，則必須等待該存取周期結(jié)束，DMA才可使用總線。5.29 結(jié)合DMA接口電路說明其工作過程。解：DMA的數(shù)據(jù)傳送過程分為預(yù)處理、數(shù)據(jù)傳送和后處理3個階段。（1） 預(yù)處理在DMA接口開始工作之前，CPU必須給它預(yù)置如下信息：通知 DMA 控制邏輯傳送方向（輸入/輸出）向DMA的設(shè)備地址寄存器送入設(shè)備號，并啟動設(shè)備向DMA的主存地址寄存器送人交換數(shù)據(jù)的主存起始地址對字計數(shù)器賦予交換數(shù)據(jù)的個數(shù)上述工作由CPU執(zhí)行幾條輸入輸出指令完成，即程序的初始化階段。這些工作完成后，CPU繼續(xù)

9、執(zhí)行原來的程序。當(dāng)I/O設(shè)備準備好發(fā)送的數(shù)據(jù)（輸入）或上次接收的數(shù)據(jù)已經(jīng)處理完畢（輸出）時，它便通過DMA接口向CPU提出占用總線的申請，若有多個DMA同時申請，則按輕重緩急由硬件排隊判優(yōu)邏輯決定優(yōu)先等。待I/O設(shè)備得到主存總線的控制權(quán)后，數(shù)據(jù)的傳送便由該DMA接口進行管理。（2） 數(shù)據(jù)傳送DMA方式是以數(shù)據(jù)塊為單位傳送的。結(jié)合上圖，數(shù)據(jù)輸入的具體操作如下：當(dāng)設(shè)備準備好一個字時，發(fā)出選通信號，將該字讀到DMA的數(shù)據(jù)緩沖寄存器（BR）中，表示數(shù)據(jù)緩沖寄存器“滿”（如果I/O設(shè)備是面向字符的，則一次讀入一個字節(jié)，組裝成一個字）。與此同時設(shè)備向DMA接口發(fā)請求（DREQ）。DMA接口向CPU申請總線

10、控制權(quán)（HRQ）。CPU發(fā)回HLDA信號，表示允許將總線控制權(quán)交給DMA接口。將DMA主存地址寄存器中的主存地址送地址總線，并命令存儲器寫。通知設(shè)備已被授予一個DMA周期（DACK），并為交換下一個字做準備。將DMA數(shù)據(jù)緩沖寄存器的內(nèi)容送至數(shù)據(jù)總線。主存將數(shù)據(jù)總線上的信息寫至地址總線指定的存儲單元中。修改主存地址和字計數(shù)值。判斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若已結(jié)束，（字計數(shù)器溢出），則向CPU申請程序中斷，標志數(shù)據(jù)塊傳送結(jié)束。若為輸出數(shù)據(jù)，則應(yīng)完成以下操作：當(dāng)DMA數(shù)據(jù)緩沖寄存器已將輸出數(shù)據(jù)送至I/O設(shè)備后，表示數(shù)據(jù)緩沖寄存器已“空”。設(shè)備向DMA接口發(fā)請求（DREQ）。DMA接

11、口向CPU申請總線控制權(quán)（HRQ）。CPU發(fā)回HLDA信號，表示允許將總線控制權(quán)交給DMA接口使用。將DMA主存地址寄存器中的主存地址送地址總線，并命令存儲器寫。通知設(shè)備已被授予一個DMA周期（DACK），并為交換下一個字做準備。主存將相應(yīng)地址單元的內(nèi)容通過數(shù)據(jù)總線讀入到DMA的數(shù)據(jù)緩沖寄存器中。將DMA數(shù)據(jù)緩沖寄存器的內(nèi)容送到輸出設(shè)備，若為字符設(shè)備，則需將其拆成字符輸出。修改主存地址和字計數(shù)值。判斷數(shù)據(jù)塊是否傳送結(jié)束，若未完畢，繼續(xù)傳送；若已傳送完畢，則向CPU申請程序中斷。（3） 后處理當(dāng)DMA的中斷請求得到響應(yīng)后，CPU停止原程序的執(zhí)行，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序，做一些DMA的結(jié)束工作。這包

12、括校驗送入主存的數(shù)據(jù)是否正確；決定是否繼續(xù)用DMA傳送其它數(shù)據(jù)塊，若繼續(xù)傳送，則又要對DMA接口進行初始化，若不需要傳送，則停止外設(shè)；測試在傳送過程中是否發(fā)生錯誤，若出錯，則轉(zhuǎn)錯誤診斷及處理錯誤程序。5.30 DMA的工作方式中，CPU暫停方式和周期挪用方式的數(shù)據(jù)傳送流程有何不同？畫圖說明。解：主要區(qū)別在于傳送階段，現(xiàn)行程序是否完全停止訪存。停止CPU訪存方式的DMA工作流程如下：（傳送階段停止CPU訪存）周期竊取方式的DMA工作流程如下：（傳送階段不停止CPU訪存，而是讓出一個MM周期）5.31 假設(shè)某設(shè)備向CPU傳送信息的最高頻率是40 000次/秒，而相應(yīng)的中斷處理程序其執(zhí)行時間為40&

13、#181;s，試問該外設(shè)是否可用程序中斷方式與主機交換信息，為什么？解：每次信息傳送時間 = 1/40 000 = 25µs，小與40µs，所以其中斷處理程序的執(zhí)行速度比該外設(shè)的交換速度慢，所以不能使用中斷方式。5.33 試從下面七個方面比較程序查詢、程序中斷和DMA三種方式的綜合性能。（1） 數(shù)據(jù)傳送依賴軟件還是硬件。（2） 傳送數(shù)據(jù)的基本單位。（3） 并行性。（4） 主動性。（5） 傳輸速度。（6） 經(jīng)濟性。（7） 應(yīng)用對象。解：（1）程序查詢、程序中斷方式數(shù)據(jù)傳送主要依賴軟件，DMA主要依賴硬件。（2） 程序查詢、程序中斷方式數(shù)據(jù)傳送基本單位為字或字節(jié)，DMA為數(shù)據(jù)塊

14、。（3） 程序查詢方式傳送時，CPU與I/O設(shè)備串行工作；程序中斷方式時，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送串行進行；DMA方式時，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送并行進行。（4） 程序查詢方式，CPU主動查詢I/O設(shè)備狀態(tài)；程序中斷方式及DMA方式時，CPU被動接受I/O中斷請求或DMA請求。（5） 程序中斷方式由于軟件額外時間較多，因此傳輸速度最慢，程序查詢方式軟件額外開銷時間很少，所以傳輸速度比中斷快；DMA方式基本由硬件實現(xiàn)傳送，因此速度最快。（6） 程序查詢接口硬件結(jié)構(gòu)最簡單，因此最經(jīng)濟；程序中斷接口硬件結(jié)構(gòu)稍微復(fù)雜一些，因此較經(jīng)濟；DMA控制器硬件結(jié)構(gòu)

15、最復(fù)雜，因此成本最高。（7） 程序中斷方式適用于中、低速設(shè)備的I/O交換；程序查詢方式適用于中、低速實時處理過程；DMA方式適用于高速設(shè)備的I/O交換。3.5 解釋概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期、總線的通信控制。解：總線寬度：通常是指數(shù)據(jù)總線的根數(shù)，用bit（位）表示，如8位、16位、32位、64位（即8根、16根、32根、64根）。總線帶寬：總線帶寬可理解為總線的數(shù)據(jù)傳輸速率，即單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來衡量，單位可用MBps（兆字節(jié)每秒）表示?？偩€復(fù)用：一條信號線上分時傳送兩種信號。例如，通常地址總線和數(shù)據(jù)總線在物理上是分開的兩種總線，地址總線傳輸?shù)刂反a，數(shù)據(jù)總線傳輸數(shù)據(jù)信息。為了提高總線的利用率，優(yōu)化設(shè)計，特將地址總線和數(shù)據(jù)總線共用一組物理線路，在這組物理線路上分時傳輸?shù)刂沸盘柡蛿?shù)據(jù)信號，即為總線的多路復(fù)用。總線的主設(shè)備（或主模塊）：指一次總線傳輸期間，對總線有控制權(quán)的設(shè)備（模塊）。總線的從設(shè)備（或從模塊）：指一次總線傳輸期間，對總線沒有控制權(quán)的設(shè)備（模塊），它只能被動接受主設(shè)備發(fā)來的命令?？偩€的傳輸周期：總線的傳輸周期是連接在總線上的兩個部件完成一次完整且可靠的信息傳輸時間。總線的通信控制：指總線傳送過程中雙方的時間配合方式。3.8 為什么說半同