緣分連連看項目 - 頂層模塊設計_第1頁
緣分連連看項目 - 頂層模塊設計_第2頁
緣分連連看項目 - 頂層模塊設計_第3頁
緣分連連看項目 - 頂層模塊設計_第4頁
緣分連連看項目 - 頂層模塊設計_第5頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、FPGA/CPLD應用技術應用技術溫國忠溫國忠 、余菲、曾啟明、余菲、曾啟明晏凱、劉俐晏凱、劉俐緣分連連看項目-頂層設計曾啟明曾啟明 博士博士電子郵件：電子郵件：電話：電話sm.vdisplay.vtimer.vclkrstnkeytime_upboma5:0shi3:0ge3:0errorclk rstnclk rstntime_upqian3:0bai3:0scan4:0smg7:0前面設計了三個電路模塊，包括：定時器計數(shù)模塊、狀態(tài)機控制模塊和數(shù)碼管顯示模塊。頂層模塊需要按照連接關系把這三個模塊，以及三個模塊與端口之間建立起連接關系，代碼參見下頁。頂層模塊設計mo

2、dule connect(boma,clock,reset,key, SMG_Data,Scan_Sig);input5:0 boma;input clock;inputreset;input key;output 7:0SMG_Data;output 3:0Scan_Sig;wire time_up;wire3:0 ge,shi,bai,qian;wire error;timer u_timer(.clk(clock),.rst(reset),.qian(qian),.bai(bai),.sig(time_up);display u_display (.CLK(clock),.RSTn(reset),.Error(error),.qian(qian),.bai(bai),.shi(shi),.ge(ge),.SMG_Data(SMG_Data),.Scan_Sig(Scan_Sig);fsm u_fsm(.clock(clock), .reset(reset), .key(key), .boma(boma), .time_up(time_up), .erro

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論