硅材料功率半導(dǎo)體器件結(jié)終端技術(shù)的新發(fā)展

1、第32卷第3期2009年6月電子器件ChineseJournalOfElectronDevicesNewDevelopmentofJunctionTerminationTechniquesforPowerDevices3ZHANGYanfei,WUYu3,YOUXuelan,KANGBaowei(LabofPowerSemiconductorDevicesandICs,BeijingUniversityofTechnology,Beijing100124,China)Abstract:Newdevelopmentofjunctionterminationtechniquesforsilicon

2、powersemiconductordevicesarereviewedincludingthefloatingfieldring,thefieldplate,thejunctionterminationextension,thevariationinlateraldoping,“theDeepTrench”andthesuperjunctiondevicestermination.Newterminationstruc2ture,newprincipleandnewdataarepresented,alsotheirmeritsanddrawbacks,andrangesofapplica2

3、tion.Keywords:powerdevices;junctiontermination;breakdownvoltageEEACC:2560硅材料功率半導(dǎo)體器件結(jié)終端技術(shù)的新發(fā)展張彥飛,吳郁3,()3摘要:介紹了場板、場限環(huán)、結(jié)終端延伸、橫向變摻雜、深槽、超,并對其優(yōu)缺點(diǎn)與適用范圍進(jìn)行了說明。關(guān)鍵詞:功率器件;中圖分類號:TN323.4文獻(xiàn)標(biāo)識碼:A文章編號:100529490(2009)0320538209周邊,是有源區(qū)內(nèi)用于承受外高壓的PN的附屬結(jié)構(gòu),而在橫向器件中,由于承壓PN結(jié)兩端的電極通常設(shè)置在同一表面上,所以用于提高耐壓的結(jié)終端部分則往往分布在有源區(qū)范圍內(nèi)。結(jié)終端大致可分為延

4、伸型和截?cái)嘈蛢纱箢?也有少數(shù)結(jié)構(gòu)是二者的結(jié)合。前者是在主結(jié)邊緣處(常是彎曲的)設(shè)置一些延伸結(jié)構(gòu),這些延伸結(jié)構(gòu)實(shí)際上起到將主結(jié)耗盡區(qū)向外展寬的作用,從而降低其內(nèi)的電場強(qiáng)度最終提高擊穿電壓。這類終端通常用于平面工藝,如場板(FP)1,2、場限環(huán)(FLR)3、結(jié)終端延伸(JTE)4,5、橫向變摻雜(VLD)6,7、阻性場板8(如摻氧多晶硅(SIPOS)9,10)、RESURF11等。而截?cái)嘈徒K端則是用濕法腐蝕曲面槽、劃片及引線焊接后的邊緣腐蝕、圓片的邊緣磨角、干法刻蝕深槽等手段,將PN結(jié)截?cái)嗖⒗媒財(cái)嗟男蚊灿绊懺陔娏﹄娮訉W(xué)領(lǐng)域,功率半導(dǎo)體器件作為關(guān)鍵部件,其特性對系統(tǒng)性能的實(shí)現(xiàn)和改善起著至關(guān)重要的作

5、用。功率半導(dǎo)體器件最主要的特點(diǎn)之一是其阻斷高壓的能力。根據(jù)應(yīng)用場合的不同,硅器件的擊穿電壓可以從用于電源的25V以下到用于電力傳輸和分配的6.5kV以上。器件阻斷高壓的能力主要取決于器件結(jié)構(gòu)中特定PN結(jié)deeptrench的反偏擊穿電壓。在功率器件中,受PN結(jié)彎曲或PN結(jié)終止處表面非理想因素的影響,反偏PN結(jié)擊穿電壓又受限于發(fā)生在表面附近或結(jié)彎曲處局部區(qū)域相對于體內(nèi)平行平面結(jié)提前出現(xiàn)的擊穿現(xiàn)象。結(jié)終端就是為了減小局部電場、提高表面擊穿電壓及可靠性、使器件實(shí)際擊穿電壓更接近平行平面結(jié)理想值而專門設(shè)計(jì)的特殊結(jié)構(gòu)。在縱向?qū)щ娖骷兴ǔ７植荚谄骷性磪^(qū)的收稿日期:2008212203資助基金:國家自

6、然科學(xué)基金資助(60676049)作者簡介:張彥飛(19832),男,碩士研究生,主要從事功率半導(dǎo)體器件及其結(jié)終端技術(shù)的研究;吳郁(19702),男,副研究員,主要從事功率半導(dǎo)體器件的教學(xué)與研究。第3期張彥飛,吳郁等:硅材料功率半導(dǎo)體器件結(jié)終端技術(shù)的新發(fā)展更快些,這樣就消除了普通的偏移場板末端的高電場,使得沿Si表面的電場強(qiáng)度分布變得平坦,且任何一處場板電位都低于Si表面,這對增加表面處PN結(jié)耗盡區(qū)的寬度是有利的。因此,擊穿電壓能夠得到提高。Matsushita基于這一原理在1975年提出了SI2POS技術(shù)9,10。SIPOS是通過CVD或者PECVD在硅表面淀積摻氧或者摻氮的多晶硅薄膜。由于

7、這種薄膜的半絕緣性,一方面起上述阻性場板的作用,另一方面對鈍化也有貢獻(xiàn)。電荷不會在SIPOS層中積累而是在界面緩慢的放電,當(dāng)摻氧的多晶硅薄膜中存在可移動的離子時(shí),在硅表面將產(chǎn)生相反的電荷,這些電荷會漂移進(jìn)鈍化層,然后中和掉。摻氮的多晶硅薄膜可以阻止水汽和Na+進(jìn)入硅界面。當(dāng)摻氮濃度較高時(shí),其作用類似于Si3N4。在SiO2層上淀積SIPOS薄膜,可以阻止高電場下SIPOS薄膜的擊穿。1985年A.Mimura等人研究了SiO22(O)(O)2SIPOS(N)2SiO2,22(2三種終端結(jié)構(gòu)的晶體,1。測試結(jié)果顯示位于SiO2層上結(jié)構(gòu)的因場板效應(yīng)而具有最高的BVCBO,且BVCBO與下層熱氧化的

8、SiO2厚度無關(guān)。這種結(jié)構(gòu)比SIPOS位于底層的結(jié)構(gòu)具有更小的漏電流,hfe也得到了改善。表面電場分布,再結(jié)合良好的表面鈍化實(shí)現(xiàn)表面擊穿的改善,通常適用于臺面或刻槽工藝。本文主要針對功率器件的這兩類終端技術(shù),對硅器件不同終端結(jié)構(gòu)的新發(fā)展給予介紹和總結(jié)。其中對于新出現(xiàn)的超結(jié)(superjunction)器件的終端將單列一節(jié)作專門介紹。另一方面,對橫向功率器件最常用和最重要的一種延伸型終端RESURF,由于其涉及的結(jié)構(gòu)形式和實(shí)現(xiàn)方法非常多樣化,限于篇幅本文將不作介紹,其專題性的綜述總結(jié)請參閱文獻(xiàn)12。1延伸型終端的發(fā)展1.1場板最早的場板結(jié)構(gòu)是1967年A.S.Grove等人1提出的偏置場板結(jié)構(gòu),

9、這種結(jié)構(gòu)需要在場板上加獨(dú)立的偏置。1972年,F.Conti等人2改進(jìn)了偏置場板,做出了現(xiàn)在廣泛使用的偏移場板。后來又出現(xiàn)了高電阻率阻性場板、多級場板、多段浮空場板和與其他結(jié)終端技術(shù)(如場限環(huán))結(jié)合使用的場板等技術(shù)。1.1.1偏移場板通常偏移場板是硅SiO2,通過在場展,以此來提高擊穿電壓。金屬場板與多晶硅極板制造非常簡單,其中金屬場板可以與器件電極一起形成,在功率MOS和IGBT工藝中,多晶硅極板可以與MOS柵極一起制作,無需增加單獨(dú)的工藝步驟。偏移場板對介質(zhì)中電荷的吸引作用,使得采用這種終端技術(shù)的器件對界面電荷(尤其是可動電荷)不是很敏感。這一技術(shù)的缺點(diǎn)在于場板邊緣處場板與硅之間電位差很大

10、,所以此處電場強(qiáng)度較大,擊穿容易在較低電壓時(shí)提前發(fā)生,而且有可能發(fā)生在表面處,對介質(zhì)層有較高的要求。因此單獨(dú)使用這一技術(shù)不適合于要求較高擊穿電壓的分立器件,而僅適用于較低耐壓的分立器件及功率集成電路13。1.1.2高電阻率阻性場板圖1三種SIPOS晶體管截面15根據(jù)實(shí)際制造的結(jié)果,采用SIPOS結(jié)構(gòu)作為終端結(jié)構(gòu)的器件其擊穿電壓可達(dá)幾千乃至上萬伏11。由于電荷沾污少,因而可靠性很高,所以這一技術(shù)非常適合高壓器件的制造。但是SIPOS技術(shù)制造工藝復(fù)雜,且生產(chǎn)過程參數(shù)(摻氧比例)不易控制。1994年,KoichiEndo等人16把高電阻率多晶硅做成卷軸狀(ScroolShape)覆蓋于高電場氧化層上

11、,并將其兩端連接到電極,形成一種卷軸型阻性場板(SRFP)如圖2所示。利用多晶硅中微小的漏電流來改變表面電勢的分布,得到場板下耗盡區(qū)的擴(kuò)展和電壓梯度的均勻分布。這種卷軸型場板與傳統(tǒng)539由于偏移場板會在場板的末端產(chǎn)生高電場,這就限制了擊穿電壓的提高。針對這一情況,1972年,Clark等人14提出了利用高電阻率的多晶硅覆蓋于高電場區(qū)的氧化層上,該場板的兩端分別與主結(jié)和溝道截止環(huán)相連。在反偏時(shí),多晶硅中的電位分布是從主結(jié)到溝道截止環(huán)近似線性上升,而Si/SiO2界面處Si表面電位分布卻上升得電子器件的阻性場板相比有更高的終端效率,例如文獻(xiàn)16中傳統(tǒng)的終端耐壓只能達(dá)到280V,而采用了這種卷軸型終

12、端耐壓可以增加到580V。與SIPOS終端相比,這種結(jié)構(gòu)能實(shí)現(xiàn)更好的工藝兼容。第32卷晶硅與主結(jié)相連,中間幾段多晶硅與鋁層都處于浮空狀態(tài),這樣就形成了一個(gè)耦合電容。這個(gè)耦合電容使電壓沿著多晶硅與鋁層逐漸下降,且浮空的場板能夠減小兩端場板末端的電場強(qiáng)度。因此,多段浮空場板能夠補(bǔ)償硅表面電場。仿真結(jié)果顯示,多段浮空場板能夠使硅表面電場強(qiáng)度降低30%。試驗(yàn)結(jié)果表明,多段浮空場板終端效果要明顯優(yōu)于傳統(tǒng)的單級場板,對連接主結(jié)的第一段場板長度不敏感。T.Terashima又于1995年對這種結(jié)構(gòu)做了改進(jìn),將鋁層也做成分段的,得到了耐壓超過1000V的LDMOSFET和LIGBT21。圖2卷軸型場板161.

13、1.3多級場板使用偏移場板做結(jié)終端時(shí),結(jié)終端區(qū)域電壓阻斷能力與介質(zhì)層的厚度密切相關(guān),均勻厚度介質(zhì)場板結(jié)構(gòu)下電場分布并不平坦,限制了器件耐壓的提高。因此理想的場板結(jié)構(gòu)為由主結(jié)向外介質(zhì)逐漸變厚的斜坡形。難實(shí)現(xiàn),218像臺階一樣逐級增加妙安排,以便與制造工藝更佳兼容。例如文獻(xiàn)17(1982年)中的多級場板結(jié)構(gòu),第一級與第二級場板是通過覆蓋在熱氧形成的氧化層上的摻雜多晶硅場板形成,第三級場板是覆蓋在SiO2淀積層上的金屬Al場板形成,如圖3所示。此圖中功率MOS在DS承受高壓時(shí),GS之間是短接的。1990年,T.Las2ka19最早研制NPT2IGBT時(shí)就利用這種多級場板結(jié)構(gòu)提供2000V的終端,并且

14、在場板區(qū)注入n2電荷提高體濃度,以此來提高擊穿電壓。圖420,還與其他終端結(jié)構(gòu),相關(guān)例子參見1.2和3.2節(jié)。1.2場限環(huán)場限環(huán)技術(shù)是目前功率器件中“古老的”最為普遍采用的一種終端技術(shù)之一。它的工藝非常簡單,可以與主結(jié)一起擴(kuò)散形成,無須增加工藝步驟。主結(jié)與場限環(huán)的間距、結(jié)深、環(huán)的寬度及環(huán)的個(gè)數(shù)都會影響到擊穿電壓的大小。如果間距選取的合適,使得主結(jié)與環(huán)結(jié)的電場強(qiáng)度同時(shí)達(dá)到臨界擊穿場強(qiáng),則可以獲得最高的擊穿電壓。一般,擊穿電壓隨著環(huán)的個(gè)數(shù)的增加而增大,但并非線性增加。環(huán)的個(gè)數(shù)越多,占用芯片面積越大,設(shè)計(jì)時(shí)應(yīng)考慮環(huán)個(gè)數(shù)與擊穿電壓大小。盡管這種終端使用了很長時(shí)間且為廣大技術(shù)人員所熟知,但此技術(shù)在近些年

15、獲得的改進(jìn)與新發(fā)展仍然值得關(guān)注。1.2.1與場板相結(jié)合的場限環(huán)文獻(xiàn)22給出了場限環(huán)與偏移場板相結(jié)合的終端結(jié)構(gòu),但僅限于一個(gè)場板,且此場板最外層環(huán)上。1991年,Yilmazi13對這種結(jié)構(gòu)做了改進(jìn),使每個(gè)場限環(huán)上都有一個(gè)偏移場板。這種結(jié)構(gòu)結(jié)合了場限環(huán)圖3多級場板17和偏移場板的優(yōu)點(diǎn),不僅可以達(dá)到較高的擊穿電壓,而且有較好的可靠性。這種技術(shù)的缺點(diǎn)仍然是對結(jié)深要求較為嚴(yán)格。如果采用多個(gè)環(huán)時(shí),每個(gè)環(huán)上場板長度的確定也是一個(gè)難點(diǎn)。1992年,RyuSaitoh等人23比較研究了場限1.1.4多段浮空場板T.Terashima等人20在1993年提出了一種應(yīng)用于600VIC的多段浮空場板終端結(jié)構(gòu)。該結(jié)構(gòu)

16、由一多晶硅層和一鋁層組成,中間以SiO2層隔開,且多晶硅層是分段的,如圖4所示。兩端的兩段多540環(huán)、具有偏移場板的場限環(huán)、覆蓋SIPOS薄膜的偏第3期張彥飛,吳郁等:硅材料功率半導(dǎo)體器件結(jié)終端技術(shù)的新發(fā)展移場板場限環(huán)結(jié)構(gòu)。結(jié)果顯示第三種結(jié)構(gòu)的終端雖然比前兩種的漏電流大些,但可以實(shí)現(xiàn)更高的擊穿電壓。場限環(huán)與具有偏移場板的場限環(huán)結(jié)構(gòu)的擊穿電壓分別為1500V與1900V左右,而增加覆蓋了SIPOS薄膜后擊穿電壓可以增加到約為2400V。1993年S.L.Kosier等人24提出了一種適用于功率集成電路的場板與場限環(huán)相結(jié)合的終端結(jié)構(gòu)。與偏移場板場限環(huán)不同的是這種結(jié)構(gòu)的場板只有一個(gè),從主結(jié)出發(fā)完全覆

17、蓋在場限環(huán)的上方,并向兩側(cè)延伸,如圖5所示。研究顯示這種結(jié)構(gòu)能夠?qū)崿F(xiàn)88%的平行平面結(jié)擊穿,比單獨(dú)使用場限環(huán)或場板都要高。圖6場限環(huán)改進(jìn)結(jié)構(gòu)27圖7具有p+25圖5用于功率IC的場板與場限環(huán)結(jié)合結(jié)構(gòu)241.2.2,使擊穿電壓降低22,1999年,SubhaschandraBoseV等人25226提出的具有p+,比后面要介紹。文獻(xiàn)28研究了場限m,槽深分別為2.5m、3m、3.5m的情況,結(jié)果顯示槽深為3m時(shí)能夠?qū)崿F(xiàn)更高的耐壓。分別選用5、6、7個(gè)槽時(shí)能實(shí)現(xiàn)的耐壓分別為938V、1042V、1156V,采用七個(gè)槽時(shí)終端區(qū)的長度為118m,而普通的7個(gè)環(huán)的場限環(huán)結(jié)構(gòu)耐壓僅為1056V,終端區(qū)長度卻

18、為132m,在不犧牲擊穿電壓的情況下這種結(jié)構(gòu)比傳統(tǒng)的場限環(huán)結(jié)構(gòu)的終端區(qū)長度能夠減少15%21%。偏移區(qū)的輕摻雜場限環(huán),利用這種結(jié)構(gòu)能夠減小表面電場,相鄰環(huán)之間的穿通電壓也能夠得到優(yōu)化,阻斷電壓的能力和結(jié)終端的可靠性得到提高,如圖6所示。實(shí)驗(yàn)結(jié)果顯示,實(shí)現(xiàn)1800V耐壓,這種結(jié)構(gòu)比傳統(tǒng)的場限環(huán)結(jié)構(gòu)從主結(jié)邊緣到末端環(huán)的距離要多60m,但其飽和耐壓會從1800V提高到2400V。另一種場限環(huán)的改進(jìn)結(jié)構(gòu)為2000年Trajkovic等人27提出的深p+環(huán)與淺n環(huán)、淺p環(huán)相連的結(jié)終端結(jié)構(gòu),如圖7所示。淺n環(huán)的作用是防止氧化層中負(fù)電荷在表面形成空穴反型層,淺p環(huán)的作用是減小氧化層中的正電荷在表面形成的電子

19、積累層形成的電場尖峰。如果界面電荷的極性已知(例如正電荷),就可以選用一種類型的淺環(huán)(淺P環(huán))。這種結(jié)構(gòu)已經(jīng)成功地應(yīng)用于耐壓1400V的終端,且隨著耐壓的提高這種結(jié)構(gòu)的終端效率也會進(jìn)一步提高。1.2.3淺槽場限環(huán)2006年,Min2WooHA等人28提出了一種在圖8淺槽場限環(huán)終端結(jié)構(gòu)281.2.4螺旋P型環(huán)另一種形式上與場限環(huán)極為相似的終端結(jié)構(gòu)為螺旋P型環(huán)結(jié)構(gòu)。1992年,V.Macary等人29在理論上研究并比較了偏置環(huán)(BiasdRing,通過在相鄰兩環(huán)之間設(shè)置電阻,并使最內(nèi)環(huán)通過電阻與主結(jié)相連,最外環(huán)通過電阻與襯底相連,最終在每個(gè)環(huán)上都施加有依次增大的特定偏壓)與場限環(huán)結(jié)構(gòu),發(fā)現(xiàn)這種偏置

20、環(huán)結(jié)構(gòu)對環(huán)間距與界面電荷不敏感。1996541場限環(huán)一側(cè)加淺槽的終端結(jié)構(gòu)如圖8所示。這種結(jié)構(gòu)的工藝與槽柵IGBT工藝兼容,淺槽可以與槽柵一并用反應(yīng)離子刻蝕來實(shí)現(xiàn),槽中填充的SiO2是刻電子器件年,DejanKrizaj基于這一原理提出了螺旋P型環(huán)終端30,31。與上述偏置環(huán)不同的是這種結(jié)構(gòu)通過寬度逐漸減小的連接陽極與陰極的螺旋形擴(kuò)散電阻構(gòu)成,如圖9所示。反偏時(shí),通過螺旋形電阻的漏電流能夠使電勢沿表面線性上升,改變了表面的電場分布,有效降低主結(jié)附近電場集中。采用這種結(jié)構(gòu)耐壓能夠達(dá)到1300V,實(shí)現(xiàn)92%的平行平面結(jié)擊穿電壓。這種螺旋P型環(huán)結(jié)構(gòu),實(shí)質(zhì)作用相當(dāng)于阻性場板,因其截面形貌與場限環(huán)相似而且

21、也起到電場限制作用,雖機(jī)理有所不同,本文仍將其歸于此類。第32卷以比縱向超結(jié)器件更容易實(shí)現(xiàn)。2001年,F.Udrea等人32利用3D2RESURF與42個(gè)p+場限環(huán)相間的結(jié)構(gòu)得到了耐壓達(dá)到6.5kV的終端,而同樣的設(shè)計(jì)無3D2RESURF的場限環(huán)結(jié)構(gòu)耐壓僅能達(dá)到4.2kV,且實(shí)現(xiàn)6.5kV,其終端區(qū)長度為1mm,比JTE少40%。2005年,BorWenLIOU等人33做出了具有橫向超結(jié)(LateralSuperjunction)結(jié)構(gòu)終端的肖特基二極管,其原理與3D2RESURF相同,測試結(jié)果顯示,這種結(jié)構(gòu)的終端要優(yōu)于場限環(huán)終端,與傳統(tǒng)的SBD相比,反向漏電流減小了兩個(gè)數(shù)量級,擊穿電壓提高了

22、4倍。1.3結(jié)終端延伸(JTE)與橫向變摻雜(VLD)。圖9螺旋形P型環(huán)終端結(jié)構(gòu)301.2.53DRESURF場限環(huán)3D2RESURF32(12)理與超結(jié)(,只是將縱向結(jié)構(gòu)改為橫向。3D2場限環(huán)是通過在浮空P環(huán)之間交替排列的更高摻雜的P/N相間的漂移區(qū)形成的,如圖10所示。這些交替的漂移區(qū)會在終端區(qū)圖中z軸方向上產(chǎn)生一個(gè)RESURF效應(yīng),使得產(chǎn)圖103D2RESUFR結(jié)構(gòu)圖32生的耗盡區(qū)電場為矩形,而沒有這種交替排列漂移區(qū)形成的耗盡區(qū)電場為三角形,這樣就大大提高了相鄰兩環(huán)之間所承受的電壓,降低了電場尖峰。采用這種結(jié)構(gòu)解決了困擾高壓器件設(shè)計(jì)中結(jié)終端區(qū)面積過大和器件制作過程中引入的界面電荷所引起的

23、雪崩耐量退化的的問題。這種結(jié)構(gòu)的RESURF區(qū)域是通過離子注入實(shí)現(xiàn)的,因其注入?yún)^(qū)厚度較薄,所542圖11JTE橫截面圖5利用結(jié)終端擴(kuò)展和橫向變摻雜可以用較小的終端面積(相對于場限環(huán)而言)獲得較高的平面結(jié)擊穿電壓。但也有明顯的缺點(diǎn),無論是結(jié)終端擴(kuò)展還是橫向變摻雜,從實(shí)際結(jié)構(gòu)看它們都增加了PN結(jié)面積,所以反向漏電流和結(jié)電容都會增大,與場限環(huán)技術(shù)一樣,對于界面電荷也是非常敏感的。因此這兩第3期張彥飛,吳郁等:硅材料功率半導(dǎo)體器件結(jié)終端技術(shù)的新發(fā)展增大,但會達(dá)到飽和。1999年Daniela.Drag2omirescu等人40研究發(fā)現(xiàn)這種深槽終端擊穿電壓在2500V達(dá)到飽和,低于平行平面結(jié)擊穿電壓的5

24、0%。說明單一的深槽結(jié)構(gòu)僅適用于耐壓較低的情況。但在低壓情況下選擇適當(dāng)?shù)牟蹖捙c槽深,在槽中填充低介電常數(shù)的物質(zhì),可以使器件的擊穿電壓非常接近理想擊穿電壓,且該深槽結(jié)終端技術(shù)比其圖12VLD結(jié)構(gòu)示意圖6種結(jié)終端技術(shù)中表面鈍化及面電荷防止技術(shù)都非常關(guān)鍵,否則會引起擊穿電壓的下降,難以得到好的重復(fù)性,不利于大規(guī)模生產(chǎn)37。在1993年JacekKo2rec等人的研究中50,使用JTE終端可使擊穿電壓提高到1500V,達(dá)到理想值的90%,同時(shí)通過與偏移場板和SIPOS相結(jié)合,改善了JTE終端對界面電荷的敏感性。它結(jié)終端技術(shù)占用的面積都要小的多,如2003年ChanhoPark等人38做的耐壓為700V

25、的深槽終端,其面積僅為場限環(huán)的18%,而SIPOS結(jié)構(gòu)是場限環(huán)的47%。2.2結(jié)合型單一的深槽結(jié)構(gòu)僅適用于耐壓較低的情況,為了使其能應(yīng)用于高壓情況,可以在深槽壁和槽底通過傾斜離子注入形成很薄(大約2m)p-區(qū)40,41,就像形成了一個(gè)縱向的JTE結(jié)構(gòu),而后再在深槽中填充SiO2或者低介電常數(shù)介質(zhì),如圖14所示。這J,。2000等人41利用這種結(jié)構(gòu)作出500m,槽寬150m,擊穿電壓為5700V的終端,超過了平行平面結(jié)擊穿電壓的90%。2截?cái)嘈图敖Y(jié)合型終端的發(fā)展如前所述截?cái)嘈徒K端包含用濕法腐蝕并填充玻璃的曲面槽(適用于臺面晶體管)、后的邊緣腐蝕(適用于同軸封裝的器件緣磨角(,人熟知,的深槽終端技

26、術(shù)。2.1深槽終端深槽結(jié)構(gòu)的結(jié)終端是基于MEMS常用的干法ICP刻蝕38,在硅片表面主結(jié)附近刻蝕一個(gè)深槽(深度遠(yuǎn)大于結(jié)深,與擊穿時(shí)平面結(jié)耗盡區(qū)寬度相當(dāng))截?cái)嗲娼Y(jié)彎曲,消除電場集中,如圖13所示。深槽結(jié)構(gòu)中填充SiO2或低介電常數(shù)絕緣介質(zhì)時(shí),槽圖14JTE深槽結(jié)構(gòu)終端40其實(shí),類似的結(jié)合型終端早就出現(xiàn)過,例如濕法腐蝕槽的JTE結(jié)構(gòu)4就是一種結(jié)合型的終端。3超結(jié)器件的終端超結(jié)器件漂移區(qū)的摻雜濃度較高,有較低的電阻率,使其通態(tài)電阻較小,但這一優(yōu)勢在某些方面會變成劣勢。首先,橫向電場分布在器件有源區(qū)到終端區(qū)過渡時(shí)變得不規(guī)則,降低了器件的可靠性;其圖13深槽結(jié)構(gòu)終端40次,必須考慮終端區(qū)縱向的電場分布

27、,如果忽略了這一點(diǎn),終端區(qū)的擊穿電壓可能比有源區(qū)的要低很多42。因此,超結(jié)器件終端的設(shè)計(jì)比一般功率器件要有更多的考慮。目前來說超結(jié)的形成一般有兩類方法,一類是通過多次外延結(jié)合多次離子注入形成n柱與p543區(qū)可以比硅材料承受更大的峰值電場,因此該技術(shù)可以大大提高器件的擊穿電壓。這種挖槽的思想來源于文獻(xiàn)39(1998年)功率IC的低壓器件(<80V)利用淺槽中填充填充SiO2來承擔(dān)耐壓的方案。通常情況下,擊穿電壓隨著槽寬度和深度的增加而電子器件柱43244,另一類是通過刻蝕深槽再在深槽中回填p柱,回填的方式又可分為外延單晶回填45和淀積多晶硅回填45。超結(jié)器件的終端也可以分為延伸型與截?cái)嘈汀?/p>

28、前者用上述兩類方法均可實(shí)現(xiàn)46247,而后者則更適用于刻蝕深槽的超結(jié)器件48。3.1延伸型超結(jié)器件終端延伸型超結(jié)終端是通過有源區(qū)外側(cè)p柱與n柱的交替結(jié)構(gòu)向外延伸到芯片邊緣形成,圖15所示是多次外延法延伸終端示意圖。但與有源區(qū)不同的是終端區(qū)p柱區(qū)的寬度更大些。根據(jù)高斯定理,超結(jié)器件有源區(qū)的靜電荷必須完全耗盡,實(shí)現(xiàn)平坦的電場分布。終端區(qū)把p柱做的更寬可以實(shí)現(xiàn)完全耗盡情況下凈電荷為負(fù),且p柱也是不均勻分布,這樣可以有效降低終端區(qū)電場的扭曲。例如p柱區(qū)寬度可由有源區(qū)的5m增加到終端區(qū)的10m42。另外圖15所示的超結(jié)器件終端還結(jié)合使用了多級場板結(jié)構(gòu)。第32卷圖15多次外延延伸型超結(jié)器件終端42類似地,

29、刻槽回填法制造超結(jié)時(shí)也可以形成p柱、n柱交替出現(xiàn)的延伸終端47,如圖16所示。并且研究發(fā)現(xiàn)52,在熱氧化過程中,表面附近雜質(zhì)的分凝,會使得p柱表面寬度變窄而n柱變寬。此處在加反壓時(shí)會提前擊穿而形成熱斑。通過在表面注入一定量p型雜質(zhì)離子,可使n柱與p柱恢復(fù)平行,提高擊穿電壓。文獻(xiàn)52(2006年)中,通過表面離子的注入注入,擊穿電壓提高了150V。圖17DT2SJMOSFET終端494結(jié)論結(jié)終端作為功率半導(dǎo)體器件的重要組成部分,對系統(tǒng)性能的實(shí)現(xiàn)和改善起到至關(guān)重要的作用。近些年來,在原有的場板、場限環(huán)、腐蝕槽等結(jié)終端基礎(chǔ)上,又出現(xiàn)了很多新的提高耐壓的方法,并且傳統(tǒng)的結(jié)終端也有了進(jìn)一步的發(fā)展和改進(jìn)。

30、最后值得指出的是,對結(jié)終端結(jié)構(gòu)的要求包括面積效率高、終端效率高、對主結(jié)的其它性能(如動態(tài)特性)影響小、工藝兼容性及簡易性和可靠性好等多個(gè)方面。其中功率器件的面積效率對結(jié)終端結(jié)構(gòu)非常依賴,當(dāng)結(jié)終端所占的面積減小時(shí),在同樣的芯片面積上,有源區(qū)的面積增大,這樣就能夠提高電流的處理能力。不同的終端在滿足這些要求方面各有所長,各有優(yōu)勢。有人已經(jīng)對部分終端技術(shù)在一定電壓范圍內(nèi)做過一些比較33,50252,但更加全面系統(tǒng)的比較還有待進(jìn)行。圖16刻槽回填延伸型超結(jié)器件終端513.2截?cái)嘈?槽式)超結(jié)器件終端2008年,H.Mahfoz2Kotb等人49提出了一種具有深槽的超結(jié)MOSFET(DT2SJMOSFE

31、T),這種結(jié)構(gòu)與傳統(tǒng)的SJMOSFET的不同是P-區(qū)更窄,P-544第3期參考文獻(xiàn):張彥飛,吳郁等:硅材料功率半導(dǎo)體器件結(jié)終端技術(shù)的新發(fā)展conductorDevices&ICs.Davos,SwitzerlandMay312June2,1994:3792383.17TihanyiJ.IntegratedPowerDevicesC/InternationalElec2tronDevicesMeeting,1982:6210.High2VoltagePlanarp2nJunctionsJ.IEEETransactionsonElectronDevices.June1992,39(6):1

32、51421520.DynamicalPropertieslikea1000V2IGBTC/InternationalElectronDevicesMeeting,Dec,1990:8072810.ICandANewVoltageSensingDeviceC/Proc.ofthe6thInternat.SymposiumonPowerSemiconductorDevices&ICs:2242229.chLDMOSFETandp2chLIGBTwithJIRESURFStructureandMultipleFloatingFieldPlateC/proceedingsof19thInter

33、nationalSymposiumonPowerSriniconductorDevices&ICs,Yokohama:4562459.22BaligaBJ.ModernPowerDevicesM.NewYork:PWSPub2ThaFilmOverEdgeStructure/of1992InternationalSymposiumonPow2erSemiconductorDevices&ICs,Tokyo:2062210.nationStructuresforIntegratedPowerDevicesC/Proc.ofthe5thInternat.SymposiumonPow

34、erSemiconductorDe2vices&ICs:1822187.Narayanan,etc.InfluenceofaShallowp+OffsetRegiononaNovelEdgeTerminationTechniqueUsingLightlyDopedP2RingsC/ProceedingsoftheInternationalSemiconduc2torConference.1999,1:63266.Narayanan,etc.ANovelAreaEfficientFloatingFieldLimit2ingRingEdgeTerminationTechniqueJ.Sol

35、idStateElec2tron.2000,44:138121386.EffectofStaticandDynamicParasiticChargeintheTermi2nationAreaofHighVoltageDevicesandPossibleSolutionsC/Proc.ISPSD,ToulouseFrance,2000:2632266.28Min2WooHA_,Seung2ChulLEE,Young2HwanCHOI,AnImprovedJunctionTerminationDesignEmployingShallowTrenchesandFieldLimitingRingsfo

36、rPowerDevicesJ.JapaneseJournalofAppliedPhysics.2006,45(2)A:6262629.FloatingGuardRingUsedAsJunctionTerminationTech2niqueC/Proceedingsof1992InternationalSymposiumonPowerSemiconductorDevices&ICs,Tokyo,pp.2302233.JunctionTerminationStructure:ModelingandRealizationC/IEEEInternationalSymposiumonPowerS

37、emiconduc2ontheBreakdownVoltageofPlanarSiliconp2nJunctionsJ.IEEETrans.ElectronDevices.1967,ED214:1572162.EquippedwithFieldPlateJ.SolidStateElectron.1972,15:932105.3KaoYC,WolleyED.High2VoltagePlanarp2nJunctionsJ.Proc.IEEE.1967,55:140921414.downVoltageandControllingSurfaceFieldC/IEDM,1977:4232426.Cont

38、rolledSurfaceElectricFieldUsingaJunctionTerminationExtension(JTE)TechniqueC/IEEETransactionsonelec2tronDevices.NewYork:1983,30(8):9542957.cepttoAvoidHighVoltageBreakdownofPlanarJunctionsC/Int.ElectronDevicesMeet,1985:1542156.TerminatorforHigh2VoltagePowerDevicesJ/IEEETrans2actionsonElectronDevicesJ.

39、Mar.1986,ED233(3):4292428.VoltageTransistorsbyUseoftheSIPOSProcessC/1975InternationalElectronDevicesMeeting,1975:167270.High2VoltageTransistorsbyUseoftheSIPOSProcessJ.IEEETransactionsonElectronDevices.Aug1976,ED223(8):8262830.(RESURFDEVICES)C/IEDM,Washington.DC:1979:2382240.12AdriaanW.Ludikhuize,ARe

40、viewofRESURFTechnologyC/ISPSD2000.Toulouse.France:11218.ofHigh2VoltageBlockingStructurewithShallowJunctionJ.IEEETransactionsonElectronDevices.1991,38(7):166621675.tiesofOverlayAnnualDiodebyFieldShapingResistiveFilmsJ.Solid2StateElectronics.1972,15:6532657.StructureUsingSiO22SIPOS2SiO2FilmJ.IEEEELEC2

41、TRONDEVICELETTERS.APRIL1985,EDL26(4):1892191.16KoichiEndo,YoshiroBaba,YusoUdo,A500VIAChipIn2545電子器件torDevices&ICs(ISPSD),1996:2472250.31DejanKrizaj,SlavkoAmon,CorinneMingues,GeorgesChari2tat.SpiralJunctionTerminationJ.IEEETransactionsone2lectronDevices.NOV.1997,44(11):200222010.DeviceTermination

42、Usingthe3DRESURF(Super2Junc2tion)Concept2ExperimentalDemonstrationat6.5kVC/Proceedingsof2001InternationalSymposiumonPowerSemiconductorDevices&ICs,Osaka:2001:1292132.PowerSiliconSchottkyBarrierDiodeswithDifferentEdgeTerminationStructuresJ.JapaneseJournalofAppliedPhysics.2005,44(40):124421247.Sing

43、le2MaskJunctionTerminationExtension2AHigh2YieldNear2IdealBreakdownVoltageTechnologyJ.IEEETratis2actionsonElectronDevices.October1987,ED234(10):220022210.downattheEdgeTerminationofPowerDevicesC/Pro2ceedingsofthe20thInternationalSymposiumonPowerSemiconductorDevices&ICsMay18222,2008Oralando,FL:3072

44、310.36VellvehiM,FloresD,etal.DesignandOptimizationofableEdgeTerminationfor6.5kVIGBTsJ.2icsJournal,2002,33:7652769.37陳星弼.功率M:東南大學(xué)第32卷43OnishiY,IwamotoS,etal.24mcm-2680VSiliconSu2perjunctionMOSFETC/Proceedingsof2002Internation2alSymposiumonPowerSemiconductorDevices&ICs:2412244.44WataruSaito,IchiroOmura,etal.A20mcm-2600V2classSuperjunctionMOSFETC/Proceedingsof2004In2ternationalSymposiumonPowerSemiconductorDevices&ICs:4592462.classSuperjunctionMOSFETsFabricatedbyDeepTrenchEtchingandEpitaxialGrowthC/Proceedingsofthe17In2ternationalSymposiumonPowerSemico