第3章課后復(fù)習(xí)與拓展

1、第3章 系統(tǒng)總線(xiàn)課后復(fù)習(xí)目錄 （）本章復(fù)習(xí)提示 （二）課后習(xí)題參考答案 （三）部分練習(xí) （四）總線(xiàn)標(biāo)準(zhǔn)拓展閱讀（一）本章復(fù)習(xí)提示（一）本章復(fù)習(xí)提示重點(diǎn)重點(diǎn)2. .如何克服總線(xiàn)的瓶頸如何克服總線(xiàn)的瓶頸3. .如何對(duì)總線(xiàn)進(jìn)行管理，包括判優(yōu)控制和如何對(duì)總線(xiàn)進(jìn)行管理，包括判優(yōu)控制和 通信控制通信控制1. .有關(guān)總線(xiàn)的基本概念有關(guān)總線(xiàn)的基本概念什么是總線(xiàn)總線(xiàn)上信息傳輸?shù)奶攸c(diǎn)什么是總線(xiàn)總線(xiàn)上信息傳輸?shù)奶攸c(diǎn)總線(xiàn)寬度總線(xiàn)帶寬總線(xiàn)復(fù)用總線(xiàn)傳輸周期總線(xiàn)寬度總線(xiàn)帶寬總線(xiàn)復(fù)用總線(xiàn)傳輸周期 （1） 集中式判優(yōu)控制方式一集中式判優(yōu)控制方式一 鏈?zhǔn)讲樵?xún)鏈?zhǔn)讲樵?xún)總總線(xiàn)線(xiàn)控控制制部部件件I/O接口接口0BSBRI/O接口接口1

2、I/O接口接口nBG數(shù)據(jù)線(xiàn)數(shù)據(jù)線(xiàn)地址線(xiàn)地址線(xiàn)BS -總線(xiàn)忙總線(xiàn)忙BR-總線(xiàn)請(qǐng)求總線(xiàn)請(qǐng)求BG-總線(xiàn)同意總線(xiàn)同意 0BS -總線(xiàn)忙總線(xiàn)忙BR-總線(xiàn)請(qǐng)求總線(xiàn)請(qǐng)求總總線(xiàn)線(xiàn)控控制制部部件件數(shù)據(jù)線(xiàn)數(shù)據(jù)線(xiàn)地址線(xiàn)地址線(xiàn)I/O接口接口0BSBRI/O接口接口1I/O接口接口n設(shè)備地址設(shè)備地址（2）集中式判優(yōu)控制方式二）集中式判優(yōu)控制方式二 計(jì)數(shù)器定時(shí)查詢(xún)計(jì)數(shù)器定時(shí)查詢(xún)I/O接口接口1 計(jì)數(shù)器計(jì)數(shù)器設(shè)備地址設(shè)備地址 1排隊(duì)器排隊(duì)器排隊(duì)器排隊(duì)器（3）集中式判優(yōu)控制方式三）集中式判優(yōu)控制方式三 獨(dú)立請(qǐng)求獨(dú)立請(qǐng)求總總線(xiàn)線(xiàn)控控制制部部件件數(shù)據(jù)線(xiàn)數(shù)據(jù)線(xiàn)地址線(xiàn)地址線(xiàn)I/O接口接口0I/O接口接口1I/O接口接口nBR0BG0

3、BR1BG1BRnBGnBG-總線(xiàn)同意總線(xiàn)同意BR-總線(xiàn)請(qǐng)求總線(xiàn)請(qǐng)求同步通信同步通信 采用公共時(shí)鐘（結(jié)合波形）采用公共時(shí)鐘（結(jié)合波形）難點(diǎn)：難點(diǎn)：異步通信異步通信 應(yīng)答方式（不互鎖、半互鎖、全互鎖）應(yīng)答方式（不互鎖、半互鎖、全互鎖）總線(xiàn)的通信控制總線(xiàn)的通信控制不互鎖不互鎖半互鎖半互鎖全互鎖全互鎖異步通信異步通信主設(shè)備主設(shè)備從設(shè)備從設(shè)備請(qǐng)請(qǐng)求求回回答答單機(jī)單機(jī)多機(jī)多機(jī)網(wǎng)絡(luò)通信網(wǎng)絡(luò)通信同步通信同步通信 采用公共時(shí)鐘（結(jié)合波形）采用公共時(shí)鐘（結(jié)合波形）難點(diǎn)：難點(diǎn)：異步通信異步通信 應(yīng)答方式（不互鎖、半互鎖、全互鎖）應(yīng)答方式（不互鎖、半互鎖、全互鎖）半同步通信半同步通信 采用公共時(shí)鐘插入等待周期采用公

4、共時(shí)鐘插入等待周期總線(xiàn)的通信控制總線(xiàn)的通信控制 讀讀 命令命令WAIT 地址地址 數(shù)據(jù)數(shù)據(jù) 時(shí)鐘時(shí)鐘總線(xiàn)傳輸周期總線(xiàn)傳輸周期T1T2TWTWT3T4半同步通信（半同步通信（同步同步、異步異步 結(jié)合）結(jié)合）同步通信同步通信 采用公共時(shí)鐘（結(jié)合波形）采用公共時(shí)鐘（結(jié)合波形）難點(diǎn)：難點(diǎn)：異步通信異步通信 應(yīng)答方式（不互鎖、半互鎖、全互鎖）應(yīng)答方式（不互鎖、半互鎖、全互鎖）半同步通信半同步通信 采用公共時(shí)鐘插入等待周期采用公共時(shí)鐘插入等待周期分離式通信分離式通信 均為主模塊、同步方式均為主模塊、同步方式 最充分發(fā)揮了總線(xiàn)的有效占用最充分發(fā)揮了總線(xiàn)的有效占用總線(xiàn)的通信控制總線(xiàn)的通信控制（二）課后習(xí)題參考

5、答案系系 統(tǒng)統(tǒng) 總總 線(xiàn)線(xiàn) 1. 什么是什么是總線(xiàn)總線(xiàn)？總線(xiàn)傳輸有何？總線(xiàn)傳輸有何特點(diǎn)特點(diǎn)？為了減輕總線(xiàn)的負(fù)載，總線(xiàn)上的為了減輕總線(xiàn)的負(fù)載，總線(xiàn)上的部件都部件都應(yīng)應(yīng)具備什么特點(diǎn)？具備什么特點(diǎn)？ 解：總線(xiàn)是解：總線(xiàn)是多個(gè)部件共享多個(gè)部件共享的傳輸部件；的傳輸部件； 總線(xiàn)傳輸?shù)目偩€(xiàn)傳輸?shù)奶攸c(diǎn)特點(diǎn)是：某一時(shí)刻只能有是：某一時(shí)刻只能有一路信息在總線(xiàn)上傳輸，一路信息在總線(xiàn)上傳輸，即分時(shí)使用；即分時(shí)使用； 為了減輕總線(xiàn)負(fù)載，總線(xiàn)上的部件應(yīng)為了減輕總線(xiàn)負(fù)載，總線(xiàn)上的部件應(yīng)通過(guò)通過(guò)三態(tài)驅(qū)動(dòng)緩沖電路三態(tài)驅(qū)動(dòng)緩沖電路與總線(xiàn)連通。與總線(xiàn)連通。 4. 為什么要設(shè)置為什么要設(shè)置總線(xiàn)判優(yōu)控制總線(xiàn)判優(yōu)控制？常見(jiàn)的集？常見(jiàn)的

6、集中式總線(xiàn)控制有中式總線(xiàn)控制有幾種幾種？各有何？各有何特點(diǎn)特點(diǎn)？哪種方式響？哪種方式響應(yīng)時(shí)間應(yīng)時(shí)間最快最快？哪種方式對(duì)電路故障？哪種方式對(duì)電路故障最敏感最敏感？ 解：總線(xiàn)判優(yōu)控制解：總線(xiàn)判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總解決多個(gè)部件同時(shí)申請(qǐng)總線(xiàn)時(shí)的使用權(quán)分配問(wèn)題線(xiàn)時(shí)的使用權(quán)分配問(wèn)題； 常見(jiàn)的集中式總線(xiàn)控制有常見(jiàn)的集中式總線(xiàn)控制有三種三種：鏈?zhǔn)讲樵?xún)、計(jì)數(shù)器查詢(xún)、獨(dú)立請(qǐng)求；鏈?zhǔn)讲樵?xún)、計(jì)數(shù)器查詢(xún)、獨(dú)立請(qǐng)求； 特點(diǎn)：特點(diǎn)：鏈?zhǔn)讲樵?xún)方式連線(xiàn)簡(jiǎn)單，易于擴(kuò)充，鏈?zhǔn)讲樵?xún)方式連線(xiàn)簡(jiǎn)單，易于擴(kuò)充，對(duì)電路故障最敏感對(duì)電路故障最敏感；計(jì)數(shù)器查詢(xún)方式；計(jì)數(shù)器查詢(xún)方式優(yōu)先級(jí)設(shè)置優(yōu)先級(jí)設(shè)置較靈活較靈活，對(duì)故障不敏感，連線(xiàn)及控制

7、過(guò)程較復(fù)雜；，對(duì)故障不敏感，連線(xiàn)及控制過(guò)程較復(fù)雜；獨(dú)立請(qǐng)求方式獨(dú)立請(qǐng)求方式判優(yōu)速度最快判優(yōu)速度最快，但硬件器件用量大，但硬件器件用量大，連線(xiàn)多，成本較高。連線(xiàn)多，成本較高。 5. 解釋概念：解釋概念：總線(xiàn)寬度、總線(xiàn)帶寬、總線(xiàn)復(fù)總線(xiàn)寬度、總線(xiàn)帶寬、總線(xiàn)復(fù)用、總線(xiàn)的主設(shè)備（或主模塊）、總線(xiàn)的從設(shè)備用、總線(xiàn)的主設(shè)備（或主模塊）、總線(xiàn)的從設(shè)備（或從模塊）、總線(xiàn)的傳輸周期、總線(xiàn)的通信控制。（或從模塊）、總線(xiàn)的傳輸周期、總線(xiàn)的通信控制。 解：解： 總線(xiàn)寬度總線(xiàn)寬度指數(shù)據(jù)總線(xiàn)的位（根）數(shù)，用指數(shù)據(jù)總線(xiàn)的位（根）數(shù)，用bit（位）作單位。（位）作單位。 總線(xiàn)帶寬總線(xiàn)帶寬指總線(xiàn)在單位時(shí)間內(nèi)可以傳輸?shù)闹缚偩€(xiàn)在單位

8、時(shí)間內(nèi)可以傳輸?shù)臄?shù)據(jù)總量，相當(dāng)于總線(xiàn)的數(shù)據(jù)傳輸率，等于總線(xiàn)工數(shù)據(jù)總量，相當(dāng)于總線(xiàn)的數(shù)據(jù)傳輸率，等于總線(xiàn)工作頻率作頻率與與總線(xiàn)寬度（字節(jié)數(shù)）的乘積?？偩€(xiàn)寬度（字節(jié)數(shù)）的乘積。 總線(xiàn)復(fù)用總線(xiàn)復(fù)用指兩種不同性質(zhì)且不同時(shí)出現(xiàn)的指兩種不同性質(zhì)且不同時(shí)出現(xiàn)的信號(hào)分時(shí)使用同一組總線(xiàn)，稱(chēng)為總線(xiàn)的信號(hào)分時(shí)使用同一組總線(xiàn)，稱(chēng)為總線(xiàn)的“多路分時(shí)多路分時(shí)復(fù)用復(fù)用”。 總線(xiàn)的主設(shè)備總線(xiàn)的主設(shè)備（主模塊）（主模塊）指一次總指一次總線(xiàn)傳輸期間，線(xiàn)傳輸期間，擁有總線(xiàn)控制權(quán)擁有總線(xiàn)控制權(quán)的設(shè)備（模塊）；的設(shè)備（模塊）； 總線(xiàn)的從設(shè)備總線(xiàn)的從設(shè)備（從模塊）（從模塊）指一次總指一次總線(xiàn)傳輸期間，線(xiàn)傳輸期間，配合配合主設(shè)備完成傳輸?shù)?/p>

9、設(shè)備（模主設(shè)備完成傳輸?shù)脑O(shè)備（模塊），它只能塊），它只能被動(dòng)接受被動(dòng)接受主設(shè)備發(fā)來(lái)的命令；主設(shè)備發(fā)來(lái)的命令； 總線(xiàn)的傳輸周期總線(xiàn)的傳輸周期總線(xiàn)完成總線(xiàn)完成一次完整一次完整而可靠的傳輸而可靠的傳輸所需時(shí)間；所需時(shí)間； 總線(xiàn)的通信控制總線(xiàn)的通信控制指總線(xiàn)傳送過(guò)程中指總線(xiàn)傳送過(guò)程中雙方的雙方的時(shí)間配合方式時(shí)間配合方式。 6. 試試比較比較同步通信和異步通信。同步通信和異步通信。 解：解： 同步通信同步通信由統(tǒng)一時(shí)鐘控制的通信由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線(xiàn)工作效率明顯下工作速度差異較大時(shí)，總線(xiàn)工作效率明顯下降。

10、適合于速度差別不大的場(chǎng)合；降。適合于速度差別不大的場(chǎng)合； 異步通信異步通信不由統(tǒng)一時(shí)鐘控制的通信，不由統(tǒng)一時(shí)鐘控制的通信，部件間部件間采用應(yīng)答方式采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線(xiàn)工作效率。速度差異較大時(shí)，有利于提高總線(xiàn)工作效率。 8. 為什么說(shuō)為什么說(shuō)半同步通信半同步通信同時(shí)保留同時(shí)保留了同步通信和異步了同步通信和異步通信的特點(diǎn)？通信的特點(diǎn)？ 解：解： 半同步通信半同步通信既能像既能像同步同步通信通信那樣那樣由統(tǒng)一時(shí)鐘控制由統(tǒng)一時(shí)鐘控制，又能像又能像異步通信異步通信那樣

11、那樣允許傳允許傳輸時(shí)間不一致輸時(shí)間不一致，因此因此工作效工作效率介于兩者之間率介于兩者之間。 10. 什么是什么是總線(xiàn)標(biāo)準(zhǔn)總線(xiàn)標(biāo)準(zhǔn)？為什么要？為什么要設(shè)設(shè)置置總線(xiàn)標(biāo)準(zhǔn)？目前總線(xiàn)標(biāo)準(zhǔn)？目前流行的流行的總線(xiàn)標(biāo)準(zhǔn)有哪些？總線(xiàn)標(biāo)準(zhǔn)有哪些？什么是什么是即插即用即插即用？哪些哪些總線(xiàn)有這一特點(diǎn)？總線(xiàn)有這一特點(diǎn)？ 解：解： 總線(xiàn)標(biāo)準(zhǔn)總線(xiàn)標(biāo)準(zhǔn)可理解為系統(tǒng)與模塊、可理解為系統(tǒng)與模塊、模塊與模塊之間的互連的標(biāo)準(zhǔn)界面。模塊與模塊之間的互連的標(biāo)準(zhǔn)界面。 總線(xiàn)標(biāo)準(zhǔn)的總線(xiàn)標(biāo)準(zhǔn)的設(shè)置設(shè)置主要解決不同廠(chǎng)家各主要解決不同廠(chǎng)家各類(lèi)模塊化產(chǎn)品的類(lèi)模塊化產(chǎn)品的兼容兼容問(wèn)題；問(wèn)題； 目前流行的總線(xiàn)標(biāo)準(zhǔn)有：目前流行的總線(xiàn)標(biāo)準(zhǔn)有：ISA、

12、EISA、PCI等；等； 即插即用即插即用指任何擴(kuò)展卡插入系統(tǒng)指任何擴(kuò)展卡插入系統(tǒng)便可工作。便可工作。EISA、PCI等具有此功能。等具有此功能。 11. 畫(huà)一個(gè)具有畫(huà)一個(gè)具有雙向傳輸功能的總線(xiàn)雙向傳輸功能的總線(xiàn)邏邏輯圖。輯圖。 解：此題實(shí)際上是要求設(shè)計(jì)一個(gè)解：此題實(shí)際上是要求設(shè)計(jì)一個(gè)雙向總雙向總線(xiàn)收發(fā)器線(xiàn)收發(fā)器，設(shè)計(jì)要素為設(shè)計(jì)要素為三態(tài)、方向、使能三態(tài)、方向、使能等等控制功能的實(shí)現(xiàn)，可參考控制功能的實(shí)現(xiàn)，可參考74LS245等總線(xiàn)緩等總線(xiàn)緩沖器芯片內(nèi)部電路。沖器芯片內(nèi)部電路。 邏輯圖邏輯圖如下：如下：（n位）位）GDIRA1B1AnBn 使能使能控制控制方向方向控制控制錯(cuò)誤的設(shè)計(jì)：錯(cuò)誤的設(shè)計(jì)

13、：CPUMMI/O1I/O2I/On這個(gè)方案的這個(gè)方案的錯(cuò)誤錯(cuò)誤是：是： 不合題意不合題意。按題意要求應(yīng)畫(huà)出邏輯線(xiàn)路圖而。按題意要求應(yīng)畫(huà)出邏輯線(xiàn)路圖而不是邏輯框圖。不是邏輯框圖。 12. 設(shè)數(shù)據(jù)總線(xiàn)上接有設(shè)數(shù)據(jù)總線(xiàn)上接有A、B、C、D四個(gè)寄存器，要求四個(gè)寄存器，要求選用合適的選用合適的74系列芯片系列芯片，完，完成下列邏輯設(shè)計(jì)：成下列邏輯設(shè)計(jì)： （1） 設(shè)計(jì)一個(gè)電路，在同設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)一時(shí)間實(shí)現(xiàn)DA、DB和和DC寄存器間的傳送；寄存器間的傳送； （2） 設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：下列操作： T0時(shí)刻完成時(shí)刻完成D總線(xiàn)；總線(xiàn)； T1時(shí)刻完成時(shí)刻完成總線(xiàn)總線(xiàn)A；

14、T2時(shí)刻完成時(shí)刻完成A總線(xiàn)；總線(xiàn)； T3時(shí)刻完成時(shí)刻完成總線(xiàn)總線(xiàn)B。解：解： （1）采用）采用三態(tài)輸出三態(tài)輸出的的D型寄存器型寄存器74LS374做做A、B、C、D四個(gè)寄存四個(gè)寄存器，其器，其輸出可直接掛總線(xiàn)輸出可直接掛總線(xiàn)。A、B、C三個(gè)寄存器的輸入三個(gè)寄存器的輸入采用同一脈沖采用同一脈沖打入打入。注意。注意-OE為為電平控制電平控制，與打，與打入脈沖間的時(shí)間配合關(guān)系為：入脈沖間的時(shí)間配合關(guān)系為： 現(xiàn)以現(xiàn)以8位總線(xiàn)為例，設(shè)計(jì)此電路，如下圖位總線(xiàn)為例，設(shè)計(jì)此電路，如下圖示：示： （2）寄存器設(shè)置同（）寄存器設(shè)置同（1），由），由于本題中發(fā)送、接收不在同一節(jié)拍，于本題中發(fā)送、接收不在同一節(jié)拍，因

15、此總線(xiàn)需設(shè)因此總線(xiàn)需設(shè)鎖存器緩沖鎖存器緩沖，鎖存器，鎖存器采用采用74LS373（電平使能輸入）。（電平使能輸入）。節(jié)拍、脈沖配合關(guān)系如下：節(jié)拍、脈沖配合關(guān)系如下： 節(jié)拍、脈沖分配邏輯如下：節(jié)拍、脈沖分配邏輯如下：節(jié)拍、脈沖時(shí)序圖如下：節(jié)拍、脈沖時(shí)序圖如下： 以以8位總線(xiàn)為例，電路設(shè)計(jì)如下：位總線(xiàn)為例，電路設(shè)計(jì)如下：（圖中，（圖中，A、B、C、D四個(gè)寄存器與數(shù)據(jù)總線(xiàn)四個(gè)寄存器與數(shù)據(jù)總線(xiàn)的連接方法同上。）的連接方法同上。） 14. 設(shè)總線(xiàn)的時(shí)鐘頻率為設(shè)總線(xiàn)的時(shí)鐘頻率為8MHz，一個(gè)一個(gè)總線(xiàn)周期等于總線(xiàn)周期等于一個(gè)一個(gè)時(shí)鐘周期。如果時(shí)鐘周期。如果一個(gè)總線(xiàn)周期中并行傳送一個(gè)總線(xiàn)周期中并行傳送16位位

16、數(shù)據(jù)，試數(shù)據(jù)，試問(wèn)問(wèn)總線(xiàn)的帶寬總線(xiàn)的帶寬是多少？是多少？ 解：解： 總線(xiàn)寬度總線(xiàn)寬度 = 16位位/8 =2B 總線(xiàn)帶寬總線(xiàn)帶寬 = 8MHz2B =16MB/s 15. 在一個(gè)在一個(gè)32位位的總線(xiàn)系統(tǒng)中，總線(xiàn)的的總線(xiàn)系統(tǒng)中，總線(xiàn)的時(shí)鐘頻率為時(shí)鐘頻率為66MHz，假設(shè)總線(xiàn)最短傳輸周期，假設(shè)總線(xiàn)最短傳輸周期為為4個(gè)個(gè)時(shí)鐘周期，試計(jì)算總線(xiàn)的時(shí)鐘周期，試計(jì)算總線(xiàn)的最大數(shù)據(jù)傳輸最大數(shù)據(jù)傳輸率率。若想。若想提高提高數(shù)據(jù)傳輸率，可采取什么數(shù)據(jù)傳輸率，可采取什么措施措施？ 解法解法1： 總線(xiàn)寬度總線(xiàn)寬度 =32位位/8 =4B 時(shí)鐘周期時(shí)鐘周期 =1/ 66MHz =0.015s 總線(xiàn)最短傳輸周期總線(xiàn)最短傳

17、輸周期 =0.015s4 =0.06s 總線(xiàn)最大數(shù)據(jù)傳輸率總線(xiàn)最大數(shù)據(jù)傳輸率 = 4B/0.06s =66.67MB/s解法解法2： 總線(xiàn)工作頻率總線(xiàn)工作頻率 = 66MHz/4 =16.5MHz 總線(xiàn)最大數(shù)據(jù)傳輸率總線(xiàn)最大數(shù)據(jù)傳輸率 =16.5MHz4B =66MB/s 若想若想提高提高總線(xiàn)的數(shù)據(jù)傳輸率，可總線(xiàn)的數(shù)據(jù)傳輸率，可提提高高總線(xiàn)的時(shí)鐘頻率，或總線(xiàn)的時(shí)鐘頻率，或減少減少總線(xiàn)周期中總線(xiàn)周期中的時(shí)鐘個(gè)數(shù)，或的時(shí)鐘個(gè)數(shù)，或增加增加總線(xiàn)寬度?？偩€(xiàn)寬度。 16. 在異步串行傳送系統(tǒng)中，字符格在異步串行傳送系統(tǒng)中，字符格式為：式為：1個(gè)個(gè)起始位、起始位、8個(gè)個(gè)數(shù)據(jù)位、數(shù)據(jù)位、1個(gè)個(gè)校驗(yàn)位、校驗(yàn)位

18、、2個(gè)個(gè)終止位。若要求每秒傳送終止位。若要求每秒傳送120個(gè)個(gè)字符，字符，試求傳送的試求傳送的波特率波特率和和比特率比特率。 解：解： 一幀一幀 =1+8+1+2 =12位位 波特率波特率 =120幀幀/秒秒12位位 =1440波特波特 比特率比特率 = 1440波特波特（8/12） =960bps或：或：比特率比特率 = 120幀幀/秒秒8 =960bps（三）部分（三）部分練習(xí)練習(xí)練習(xí)題14主設(shè)備通常指（）A發(fā)送信息的設(shè)備B接收信息的設(shè)備C主要的設(shè)備D申請(qǐng)并獲取總線(xiàn)控制權(quán)的設(shè)備人才是培養(yǎng)出來(lái)的-Page3617 在總線(xiàn)結(jié)構(gòu)的CPU中，各個(gè)部件連接到總線(xiàn)上，其中(在某一時(shí)間)_。A.只有一個(gè)

19、部件可以向總線(xiàn)發(fā)送信息，并且只有一個(gè)部件能從總線(xiàn)上接收消息 B.只有一個(gè)部件可以向總線(xiàn)發(fā)送消息，但可有多個(gè)部件能同時(shí)從總線(xiàn)上接收消息 C.可以有一個(gè)以上部件向總線(xiàn)上發(fā)送消息，但只有一個(gè)可以從總線(xiàn)上接收消息 D.可以有一個(gè)以上部件向總線(xiàn)上發(fā)送消息，并且可由多個(gè)部件同時(shí)從總線(xiàn)上接收消息人才是培養(yǎng)出來(lái)的-Page3719 在各種異步通信握手方式中，速度最快的是_。 A.全互鎖 B.半互鎖 C.非互鎖D.與互鎖性無(wú)關(guān)人才是培養(yǎng)出來(lái)的-Page38 20.假設(shè)某系統(tǒng)總線(xiàn)在一個(gè)總線(xiàn)周期中并行傳輸4字節(jié)信息，一個(gè)總線(xiàn)周期占用2個(gè)時(shí)鐘周期，總線(xiàn)時(shí)鐘頻率為10MHz，則總線(xiàn)帶寬是 A.10MB/s B.20MB

20、/s C.40MB/s D.80MB/s 人才是培養(yǎng)出來(lái)的-Page3921下列選項(xiàng)中的英文縮寫(xiě)均為總線(xiàn)標(biāo)準(zhǔn)的是（ ）A：PCI、CRT、USB、EISA B：ISA、CPI、VESA、EISAC：ISA、SCSI、RAM、MIPS D：ISA、EISA、PCI、PCI-Express人才是培養(yǎng)出來(lái)的-Page40（四）總線(xiàn)標(biāo)準(zhǔn)拓展（四）總線(xiàn)標(biāo)準(zhǔn)拓展閱讀閱讀人才是培養(yǎng)出來(lái)的-Page42第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)三、總線(xiàn)標(biāo)準(zhǔn)三、總線(xiàn)標(biāo)準(zhǔn)緣由：緣由：為適應(yīng)模塊化設(shè)計(jì)，使各生產(chǎn)廠(chǎng)家的產(chǎn)品具有可組合性和可替換性，為適應(yīng)模塊化設(shè)計(jì)，使各生產(chǎn)廠(chǎng)家的產(chǎn)品具有

21、可組合性和可替換性，需要對(duì)總線(xiàn)進(jìn)行規(guī)范，提出一種標(biāo)準(zhǔn)的信息傳遞通道。需要對(duì)總線(xiàn)進(jìn)行規(guī)范，提出一種標(biāo)準(zhǔn)的信息傳遞通道。ISAEISAVL-BUSPCI模塊模塊系統(tǒng)系統(tǒng)常常見(jiàn)見(jiàn)總總線(xiàn)線(xiàn)標(biāo)標(biāo)準(zhǔn)準(zhǔn)系統(tǒng)系統(tǒng)模塊模塊標(biāo)標(biāo) 準(zhǔn)準(zhǔn) 界界 面面定義：定義：系統(tǒng)與各模塊、模塊與模塊之間的一個(gè)互聯(lián)的標(biāo)準(zhǔn)界面。系統(tǒng)與各模塊、模塊與模塊之間的一個(gè)互聯(lián)的標(biāo)準(zhǔn)界面。人才是培養(yǎng)出來(lái)的-Page43第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)三、總線(xiàn)標(biāo)準(zhǔn)三、總線(xiàn)標(biāo)準(zhǔn)1. ISA(Industrial Standard Architecture)工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線(xiàn)工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線(xiàn) 工作頻率為工作頻率為

22、8MHz左右左右數(shù)據(jù)線(xiàn)為數(shù)據(jù)線(xiàn)為16位（即位（即16位插槽）；地址線(xiàn)為位插槽）；地址線(xiàn)為24位。位。最大傳輸率最大傳輸率16MB/sec可插接顯卡，聲卡，網(wǎng)卡已及所謂的多功能接口卡等擴(kuò)展插卡可插接顯卡，聲卡，網(wǎng)卡已及所謂的多功能接口卡等擴(kuò)展插卡缺點(diǎn)是缺點(diǎn)是CPU資源占用太高，數(shù)據(jù)傳輸帶寬太小資源占用太高，數(shù)據(jù)傳輸帶寬太小基本基本特性特性（1）最早的）最早的PC機(jī)的系統(tǒng)總線(xiàn)是機(jī)的系統(tǒng)總線(xiàn)是IBM公司于公司于1981年推出的基于準(zhǔn)年推出的基于準(zhǔn)8位機(jī)：位機(jī)： PC/XT的總線(xiàn)，稱(chēng)為的總線(xiàn)，稱(chēng)為PC總線(xiàn)。總線(xiàn)。 （2）1984年年IBM公司推出了公司推出了16位位PC機(jī)機(jī)PC/AT，其總線(xiàn)稱(chēng)為，其總

23、線(xiàn)稱(chēng)為AT總線(xiàn)?？偩€(xiàn)。 然而然而IBM公司從未公布過(guò)他們的公司從未公布過(guò)他們的AT總線(xiàn)規(guī)格，盡管各兼容機(jī)廠(chǎng)商總線(xiàn)規(guī)格，盡管各兼容機(jī)廠(chǎng)商 模仿出了模仿出了AT總線(xiàn)，但還是存在某些模糊不清的解釋?zhuān)偩€(xiàn)，但還是存在某些模糊不清的解釋?zhuān)?（3）為了能夠更好的合理開(kāi)發(fā)外接插板，由）為了能夠更好的合理開(kāi)發(fā)外接插板，由Intel公司、公司、IEEE和和EISA 集團(tuán)聯(lián)合開(kāi)發(fā)出與集團(tuán)聯(lián)合開(kāi)發(fā)出與IBM/AT原裝機(jī)總線(xiàn)意義相近的原裝機(jī)總線(xiàn)意義相近的ISA總線(xiàn)總線(xiàn) (因此通常我們也把位和位因此通常我們也把位和位16位兼容的位兼容的AT總線(xiàn)稱(chēng)為總線(xiàn)稱(chēng)為ISA)。 歷歷史史人才是培養(yǎng)出來(lái)的-Page44 GND I/

24、O CH CK RESET DRV D7 +5V D6 IRQ2 D5 - -5V D4 DRQ2 D3 - -12V D2CARDSLCTD D1 +12V D0 GND I/O CH RDY MEMW AEN MEMR A19 IOW A18 IOR A17 DACK3 A16 DRQ3 A15 DACK1 A14 DRQ1 A13 DACK0 A12 CLOCK A11 IRQ7 A10 IRQ6 A9 IRQ5 A8 IRQ4 A7 IRQ3 A6 DACK2 A5 T/C A4 ALE A3 +5V A2 OSC A1 GND A0 XT總線(xiàn)信號(hào)總線(xiàn)信號(hào)B1 A1B10 A10 B2

25、0 A20B31 A31PC/XT總線(xiàn)：總線(xiàn)：地址線(xiàn)地址線(xiàn)A19A0數(shù)據(jù)線(xiàn)數(shù)據(jù)線(xiàn)D7D0控制線(xiàn)控制線(xiàn)21根根 ALE 地址鎖存允許地址鎖存允許 IRQ2IRQ7 中斷請(qǐng)求中斷請(qǐng)求 IORIO讀讀 IOWIO寫(xiě)寫(xiě) MEMR存儲(chǔ)器讀存儲(chǔ)器讀 MEMW存儲(chǔ)器寫(xiě)存儲(chǔ)器寫(xiě) DRQ1DRQ3DMA請(qǐng)求請(qǐng)求 DACK3DACK0DMA響應(yīng)響應(yīng) AEN DMA地址允許地址允許 T/C DMA計(jì)數(shù)結(jié)束計(jì)數(shù)結(jié)束 RESET DRV 復(fù)位驅(qū)動(dòng)復(fù)位驅(qū)動(dòng)狀態(tài)線(xiàn)狀態(tài)線(xiàn)3根根 I/O CH CK I/O通道校驗(yàn)通道校驗(yàn),輸入輸入,0有錯(cuò)有錯(cuò) I/O CH RDY I/O通道準(zhǔn)備好通道準(zhǔn)備好,輸入輸入,TW CARD SLC

26、TD 插件板選中信號(hào)插件板選中信號(hào),輸入輸入 電源線(xiàn)及其它線(xiàn)電源線(xiàn)及其它線(xiàn)10根根人才是培養(yǎng)出來(lái)的-Page45 GND I/O CH CKRESET DRV SD7 +5V SD6 IRQ9 SD5 - -5V SD4 DRQ2 SD3 - -12V SD2 0WS SD1 +12V SD0 GND I/O CH RDY SMEMW AEN SMEMR SA19 IOW SA18 MEMCS16 SBHE IOR SA17 IOCS16 LA23 DACK3 SA16 IRQ10 LA22 DRQ3 SA15 IRQ11 LA21 DACK1 SA14 IRQ12 LA20 DRQ1 SA1

27、3 IRQ15 LA19 REFRESH SA12 IRQ14 LA18 BCLOCK SA11 DACK0 LA17 IRQ7 SA10 DRQ0 MEMW IRQ6 SA9 DACK5 MEMR IRQ5 SA8 DRQ5 SD8 IRQ4 SA7 DACK6 SD9 IRQ3 SA6 DRQ6 SD10 DACK2 SA5 DACK7 SD11 T/C SA4 DRQ7 SD12 BALE SA3 +5V SD13 +5V SA2 MASTER SD14 OSC SA1 GND SD15 GND SA0 ISA總線(xiàn)信號(hào)總線(xiàn)信號(hào)B1 A1 B10 A10 B20 A20B31 A31D1

28、C1D10C10 D18C18ISA總線(xiàn)總線(xiàn)(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)）：工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)）：IRQ9原來(lái)是原來(lái)是IRQ2，中斷請(qǐng)求線(xiàn)，中斷請(qǐng)求線(xiàn)REFRESH原為原為DACK0,刷新信號(hào)。刷新信號(hào)。36線(xiàn)的定義如下：線(xiàn)的定義如下：SD15 SD8高高8位數(shù)據(jù)線(xiàn)，雙向位數(shù)據(jù)線(xiàn)，雙向SBHE數(shù)據(jù)高位允許信號(hào)，雙向數(shù)據(jù)高位允許信號(hào)，雙向MEMCS16存儲(chǔ)器存儲(chǔ)器16位選擇信號(hào)，位選擇信號(hào)，輸入，進(jìn)行輸入，進(jìn)行16位數(shù)據(jù)傳送，接口卡須回位數(shù)據(jù)傳送，接口卡須回送這一信號(hào)送這一信號(hào)EISAIOCS16I/O設(shè)備設(shè)備16位選擇信號(hào)位選擇信號(hào),輸入輸入,進(jìn)行進(jìn)行16位數(shù)據(jù)傳送的位數(shù)據(jù)傳送的I/O設(shè)備發(fā)之設(shè)備發(fā)之LA23 L

29、A17M/IO設(shè)備高設(shè)備高7位地址位地址IRQ15 IRQ10中斷請(qǐng)求信號(hào)，輸入。中斷請(qǐng)求信號(hào)，輸入。其中其中IRQ13保留作為保留作為8028780287的中斷請(qǐng)求的中斷請(qǐng)求線(xiàn)，沒(méi)有對(duì)外引出線(xiàn)，沒(méi)有對(duì)外引出DRQ7 DRQ0 DMADMA請(qǐng)求信號(hào)請(qǐng)求信號(hào), ,輸入輸入DACK7DACK0DACK7DACK0 DMADMA響應(yīng)信號(hào)響應(yīng)信號(hào), ,輸出輸出MASTERI/O處理器發(fā)出的總線(xiàn)控處理器發(fā)出的總線(xiàn)控制信號(hào)，表示它已經(jīng)控制了總線(xiàn)制信號(hào)，表示它已經(jīng)控制了總線(xiàn), 輸入輸入MEMR16M存儲(chǔ)器讀信號(hào)，雙向存儲(chǔ)器讀信號(hào)，雙向SMEMR只讀只讀1M以?xún)?nèi)的存儲(chǔ)空間以?xún)?nèi)的存儲(chǔ)空間MEMW16M存儲(chǔ)器寫(xiě)信

30、號(hào)，雙向存儲(chǔ)器寫(xiě)信號(hào)，雙向SMEMW只寫(xiě)只寫(xiě)1M以?xún)?nèi)的存儲(chǔ)空間以?xún)?nèi)的存儲(chǔ)空間人才是培養(yǎng)出來(lái)的-Page46 GND I/O CH CK RESET DRV D7 +5V D6 IRQ2 D5 - -5V D4 DRQ2 D3 - -12V D2CARDSLCTD D1 +12V D0 GND I/O CH RDY MEMW AEN MEMR A19 IOW A18 IOR A17 DACK3 A16 DRQ3 A15 DACK1 A14 DRQ1 A13 DACK0 A12 CLOCK A11 IRQ7 A10 IRQ6 A9 IRQ5 A8 IRQ4 A7 IRQ3 A6 DACK2 A5

31、T/C A4 ALE A3 +5V A2 OSC A1 GND A0 XT總線(xiàn)信號(hào)總線(xiàn)信號(hào)B1 A1B10 A10 B20 A20B31 A31 GND I/O CH CKRESET DRV SD7 +5V SD6 IRQ9 SD5 -5V SD4 DRQ2 SD3 -12V SD2 0WS SD1 +12V SD0 GND I/O CH RDY SMEMW AEN SMEMR SA19 IOW SA18 MEMCS16 SBHE IOR SA17 IOCS16 LA23 DACK3 SA16 IRQ10 LA22 DRQ3 SA15 IRQ11 LA21 DACK1 SA14 IRQ12 L

32、A20 DRQ1 SA13 IRQ15 LA19 REFRESH SA12 IRQ14 LA18 BCLOCK SA11 DACK0 LA17 IRQ7 SA10 DRQ0 MEMW IRQ6 SA9 DACK5 MEMR IRQ5 SA8 DRQ5 SD8 IRQ4 SA7 DACK6 SD9 IRQ3 SA6 DRQ6 SD10 DACK2 SA5 DACK7 SD11 T/C SA4 DRQ7 SD12 BALE SA3 +5V SD13 +5V SA2 MASTER SD14 OSC SA1 GND SD15 GND SA0 ISA總線(xiàn)信號(hào)總線(xiàn)信號(hào)B1 A1 B10 A10 B20 A

33、20B31 A31D1 C1D10 C10 D18 C18人才是培養(yǎng)出來(lái)的-Page47第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)ISA總線(xiàn)控制器總線(xiàn)控制器32位位CPU外設(shè)外設(shè)1外設(shè)外設(shè)216位，位，8MHZ ISA系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)外設(shè)外設(shè)3外設(shè)外設(shè)4主存儲(chǔ)器主存儲(chǔ)器存儲(chǔ)器控制器存儲(chǔ)器控制器32位微機(jī)系統(tǒng)中的位微機(jī)系統(tǒng)中的ISA總線(xiàn)總線(xiàn)常常見(jiàn)的見(jiàn)的286、386、486微型機(jī)采用的系統(tǒng)總線(xiàn)是微型機(jī)采用的系統(tǒng)總線(xiàn)是ISA總線(xiàn)（總線(xiàn)（IBM PC/AT總線(xiàn)）總線(xiàn)）人才是培養(yǎng)出來(lái)的-Page48第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指

34、標(biāo)三、總線(xiàn)標(biāo)準(zhǔn)三、總線(xiàn)標(biāo)準(zhǔn)圖示：圖示：（這是一塊聲卡，它采用（這是一塊聲卡，它采用16位位ISA總線(xiàn)）總線(xiàn)） 那是那是286 、386sx時(shí)代的故事了時(shí)代的故事了現(xiàn)在新出品的主板上現(xiàn)在新出品的主板上已經(jīng)幾乎看不到已經(jīng)幾乎看不到ISA 插槽的身影了，插槽的身影了，但各別也有例外但各別也有例外 人才是培養(yǎng)出來(lái)的-Page49第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)三、總線(xiàn)標(biāo)準(zhǔn)三、總線(xiàn)標(biāo)準(zhǔn)2. EISA(Extended Industrial Standard Architecture)擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線(xiàn)擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線(xiàn) 發(fā)展發(fā)展歷程歷程數(shù)據(jù)線(xiàn)數(shù)據(jù)線(xiàn)32位；地

35、址線(xiàn)位；地址線(xiàn)32根根最大傳輸速率最大傳輸速率33MB/S時(shí)鐘頻率時(shí)鐘頻率8MHZ支持多處理器控制功能和猝發(fā)方式傳輸支持多處理器控制功能和猝發(fā)方式傳輸與與ISA總線(xiàn)完全兼容總線(xiàn)完全兼容1988年為了與年為了與IBM的的MCA技術(shù)抗衡，九家計(jì)算機(jī)廠(chǎng)商聯(lián)合起來(lái)形成技術(shù)抗衡，九家計(jì)算機(jī)廠(chǎng)商聯(lián)合起來(lái)形成EISA集團(tuán)。集團(tuán)。EISA集團(tuán)為配合集團(tuán)為配合32位位CPU而設(shè)計(jì)的總線(xiàn)擴(kuò)展標(biāo)準(zhǔn)。它吸收了而設(shè)計(jì)的總線(xiàn)擴(kuò)展標(biāo)準(zhǔn)。它吸收了IBM微通道總線(xiàn)的精華，在微通道總線(xiàn)的精華，在ISA總線(xiàn)的基礎(chǔ)上于總線(xiàn)的基礎(chǔ)上于1988年推出了為年推出了為32位微機(jī)設(shè)計(jì)位微機(jī)設(shè)計(jì)的的“擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)”EISA總

36、線(xiàn)總線(xiàn)(Extended ISA)， 基本基本特性特性人才是培養(yǎng)出來(lái)的-Page50第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)三、總線(xiàn)標(biāo)準(zhǔn)三、總線(xiàn)標(biāo)準(zhǔn)2. EISA(Extended Industrial Standard Architecture)擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線(xiàn)擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線(xiàn) 圖示：圖示：那是那是1988年的故事了年的故事了.人才是培養(yǎng)出來(lái)的-Page51第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)思考思考進(jìn)進(jìn)入年后，由于微處理器的飛速發(fā)展，使得入年后，由于微處理器的飛速發(fā)展，使得ISA、 EISA顯得落后了。顯得落后

37、了。 微處理器的高速度和總線(xiàn)的低速度不同步，造成硬盤(pán)、圖形卡和其他外設(shè)只微處理器的高速度和總線(xiàn)的低速度不同步，造成硬盤(pán)、圖形卡和其他外設(shè)只 能通過(guò)一個(gè)慢速且狹窄的瓶頸發(fā)送和接收數(shù)據(jù)。使能通過(guò)一個(gè)慢速且狹窄的瓶頸發(fā)送和接收數(shù)據(jù)。使CPU的高性能受到了嚴(yán)重的高性能受到了嚴(yán)重 的影響。從而業(yè)界又提出了的影響。從而業(yè)界又提出了PC的一項(xiàng)新技術(shù)的一項(xiàng)新技術(shù)-Local BUS。 意義意義局局部總線(xiàn)：在計(jì)算機(jī)的各個(gè)局部范圍內(nèi)制定的總線(xiàn)標(biāo)準(zhǔn)。部總線(xiàn)：在計(jì)算機(jī)的各個(gè)局部范圍內(nèi)制定的總線(xiàn)標(biāo)準(zhǔn)。 比如，從結(jié)構(gòu)看，所謂局部總線(xiàn)是在比如，從結(jié)構(gòu)看，所謂局部總線(xiàn)是在ISA總線(xiàn)和總線(xiàn)和 CPU總線(xiàn)之間增加的一級(jí)總線(xiàn)?？偩€(xiàn)

38、之間增加的一級(jí)總線(xiàn)。 含義含義由由于獨(dú)立于于獨(dú)立于CPU的結(jié)構(gòu)，使總線(xiàn)形成了一種獨(dú)特的中間緩沖器的設(shè)計(jì)，從而與的結(jié)構(gòu)，使總線(xiàn)形成了一種獨(dú)特的中間緩沖器的設(shè)計(jì)，從而與CPU及及 時(shí)鐘頻率無(wú)關(guān)時(shí)鐘頻率無(wú)關(guān) ，因此用戶(hù)可將一些高速外設(shè)，因此用戶(hù)可將一些高速外設(shè) ，如網(wǎng)絡(luò)適配卡、圖形卡、，如網(wǎng)絡(luò)適配卡、圖形卡、 硬盤(pán)控制硬盤(pán)控制 器等從器等從ISA總線(xiàn)上卸下而通過(guò)局部總線(xiàn)直接掛接到總線(xiàn)上卸下而通過(guò)局部總線(xiàn)直接掛接到CPU總線(xiàn)上，使之與高速的總線(xiàn)上，使之與高速的CPU 總線(xiàn)相匹配，而毋須擔(dān)心在不同時(shí)鐘頻率下會(huì)引起性能下的分歧。總線(xiàn)相匹配，而毋須擔(dān)心在不同時(shí)鐘頻率下會(huì)引起性能下的分歧。 早早期的總線(xiàn)標(biāo)準(zhǔn)適

39、用于計(jì)算機(jī)中的各個(gè)設(shè)備，但是由于計(jì)算機(jī)的各期的總線(xiàn)標(biāo)準(zhǔn)適用于計(jì)算機(jī)中的各個(gè)設(shè)備，但是由于計(jì)算機(jī)的各 個(gè)部件之間的速度差別有可能很大，那么如何充分的發(fā)揮個(gè)部件之間的速度差別有可能很大，那么如何充分的發(fā)揮CPU的的 效率呢？效率呢？局局部總線(xiàn)部總線(xiàn) 是是PC 體系結(jié)構(gòu)的重大發(fā)展，它打破了數(shù)據(jù)體系結(jié)構(gòu)的重大發(fā)展，它打破了數(shù)據(jù)I/O的瓶頸，的瓶頸，使高性能使高性能CPU的功能得以充分發(fā)揮。的功能得以充分發(fā)揮。 作用作用人才是培養(yǎng)出來(lái)的-Page52第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)3. VL-BUS局部總線(xiàn)結(jié)構(gòu)局部總線(xiàn)結(jié)構(gòu)系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)ISA EISAVL B

40、US33 MHz的的3232位數(shù)據(jù)通路位數(shù)據(jù)通路多媒體多媒體高速局域網(wǎng)高速局域網(wǎng)高性能圖形高性能圖形調(diào)制解調(diào)器調(diào)制解調(diào)器圖文傳真圖文傳真8 MHz的的1616位數(shù)據(jù)通路位數(shù)據(jù)通路標(biāo)準(zhǔn)總線(xiàn)標(biāo)準(zhǔn)總線(xiàn) 控制器控制器CPU主存控制器主存控制器存儲(chǔ)器存儲(chǔ)器局部總線(xiàn)局部總線(xiàn) 控制器控制器 SCSI控制器控制器VL-BUS依賴(lài)于依賴(lài)于CPU人才是培養(yǎng)出來(lái)的-Page53第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)3.VL-BUS發(fā)展發(fā)展歷程歷程VESA數(shù)據(jù)總線(xiàn)寬度為數(shù)據(jù)總線(xiàn)寬度為32位，地址總線(xiàn)寬度位，地址總線(xiàn)寬度32位，位， 總線(xiàn)最大尋址空間為總線(xiàn)最大尋址空間為4GB。 總線(xiàn)

41、時(shí)鐘與總線(xiàn)時(shí)鐘與CPU主頻有關(guān)，最大不超過(guò)主頻有關(guān)，最大不超過(guò)40MHz總線(xiàn)最高傳輸率總線(xiàn)最高傳輸率132MBs，支持，支持Burst Mode突發(fā)傳輸方式突發(fā)傳輸方式基本基本特性特性1992EISA是一種支持多處理器的高性能是一種支持多處理器的高性能32位標(biāo)準(zhǔn)總線(xiàn)，但由于位標(biāo)準(zhǔn)總線(xiàn)，但由于要兼顧要兼顧ISA， 防礙了防礙了EISA總線(xiàn)速度的進(jìn)一步提高。為打破總線(xiàn)速度的進(jìn)一步提高。為打破CPU與外設(shè)與外設(shè)之間的數(shù)據(jù)傳輸瓶頸，提高微機(jī)的整體性能之間的數(shù)據(jù)傳輸瓶頸，提高微機(jī)的整體性能VESA(Video Eletronics Standard Association 視頻電子標(biāo)準(zhǔn)協(xié)會(huì)視頻電子標(biāo)準(zhǔn)協(xié)

42、會(huì))聯(lián)合聯(lián)合60余家公司對(duì)余家公司對(duì)PC總總線(xiàn)進(jìn)行創(chuàng)新，推出了線(xiàn)進(jìn)行創(chuàng)新，推出了VESA Local Bus(簡(jiǎn)稱(chēng)簡(jiǎn)稱(chēng)VL總線(xiàn)總線(xiàn))局部總線(xiàn)標(biāo)準(zhǔn)局部總線(xiàn)標(biāo)準(zhǔn)VESA v1.0.從從VESA局部總線(xiàn)結(jié)構(gòu)上看，局部總線(xiàn)好像是在傳統(tǒng)總線(xiàn)和局部總線(xiàn)結(jié)構(gòu)上看，局部總線(xiàn)好像是在傳統(tǒng)總線(xiàn)和CPU之間又插入了一級(jí)，將一些高速外設(shè)如網(wǎng)絡(luò)適配器、之間又插入了一級(jí)，將一些高速外設(shè)如網(wǎng)絡(luò)適配器、GUI圖形板、圖形板、多媒體、磁盤(pán)控制器等從傳統(tǒng)總線(xiàn)上卸下，直接通過(guò)局部總線(xiàn)掛接到多媒體、磁盤(pán)控制器等從傳統(tǒng)總線(xiàn)上卸下，直接通過(guò)局部總線(xiàn)掛接到CPU總線(xiàn)上，使之與高速總線(xiàn)上，使之與高速CPU相匹配。相匹配。 人才是培養(yǎng)出來(lái)的-

43、Page54第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)3.VL-BUS抓住機(jī)遇，好好學(xué)習(xí)抓住機(jī)遇，好好學(xué)習(xí)由于由于VESA標(biāo)準(zhǔn)總線(xiàn)幾乎是標(biāo)準(zhǔn)總線(xiàn)幾乎是486CPU信號(hào)的延伸，故信號(hào)的延伸，故VL與與486匹配匹配達(dá)到最佳，能夠充分發(fā)揮達(dá)到最佳，能夠充分發(fā)揮486微機(jī)各部件的性能，因此在微機(jī)各部件的性能，因此在486系列系列微機(jī)基本上都采用了微機(jī)基本上都采用了VESA總線(xiàn)。由于總線(xiàn)。由于VESA總線(xiàn)是直接掛在總線(xiàn)是直接掛在CPU上，上，在在CPU升級(jí)或任務(wù)變動(dòng)時(shí)都會(huì)使得升級(jí)或任務(wù)變動(dòng)時(shí)都會(huì)使得VESA不再適用，例如，不再適用，例如，VESA不不能支持能支持Pent

44、ium及其以上的芯片。因此，隨著及其以上的芯片。因此，隨著486芯片的衰落，芯片的衰落，VESA已逐漸消失已逐漸消失 1994、1995年風(fēng)行一時(shí)的圖形加速卡即采用此設(shè)計(jì)。年風(fēng)行一時(shí)的圖形加速卡即采用此設(shè)計(jì)。那是那是486時(shí)代（時(shí)代（1994、1995年）的故事了年）的故事了人才是培養(yǎng)出來(lái)的-Page55第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)三、總線(xiàn)標(biāo)準(zhǔn)三、總線(xiàn)標(biāo)準(zhǔn)4. PCI(Peripheral Component Interconnect)外部設(shè)備互聯(lián)總線(xiàn)外部設(shè)備互聯(lián)總線(xiàn) 19931994在在PCI發(fā)布一年之后，英特爾公司緊接著提出發(fā)布一年之后，英特爾

45、公司緊接著提出64位的位的PCI總線(xiàn)，總線(xiàn)， 它的傳輸性能達(dá)到它的傳輸性能達(dá)到266MBps，但主要用于企業(yè)服務(wù)器和工作站領(lǐng)域；由于，但主要用于企業(yè)服務(wù)器和工作站領(lǐng)域；由于 這些領(lǐng)域?qū)偩€(xiàn)性能要求較高，這些領(lǐng)域?qū)偩€(xiàn)性能要求較高，64位位/33MHz規(guī)格的規(guī)格的PCI很快又不夠用，英很快又不夠用，英 特爾遂將它的工作頻率提升到特爾遂將它的工作頻率提升到66MHz。 而隨著而隨著X86服務(wù)器市場(chǎng)的不斷擴(kuò)大，服務(wù)器市場(chǎng)的不斷擴(kuò)大，64位位/66MHz規(guī)格的規(guī)格的PCI總線(xiàn)理所當(dāng)然總線(xiàn)理所當(dāng)然 成為該領(lǐng)域的標(biāo)準(zhǔn)，針對(duì)服務(wù)器成為該領(lǐng)域的標(biāo)準(zhǔn)，針對(duì)服務(wù)器/工作站平臺(tái)設(shè)計(jì)的工作站平臺(tái)設(shè)計(jì)的SCSI卡、卡、

46、RAID控制卡、控制卡、 千兆網(wǎng)卡等設(shè)備無(wú)一例外都采用千兆網(wǎng)卡等設(shè)備無(wú)一例外都采用64位位PCI接口，乃至到今天，這些設(shè)備還接口，乃至到今天，這些設(shè)備還 被廣泛使用被廣泛使用.不過(guò)，不過(guò)，PC領(lǐng)域的領(lǐng)域的32位總線(xiàn)一直都沒(méi)有得到升級(jí)，工作頻率也位總線(xiàn)一直都沒(méi)有得到升級(jí)，工作頻率也 停留于停留于33MHz. 19921993有沒(méi)有一種既具有有沒(méi)有一種既具有VESA局部總線(xiàn)的高數(shù)據(jù)傳輸率、局部總線(xiàn)的高數(shù)據(jù)傳輸率、又與又與CPU相對(duì)獨(dú)立、并且功能更強(qiáng)的總線(xiàn)相對(duì)獨(dú)立、并且功能更強(qiáng)的總線(xiàn)?在多媒體技術(shù)應(yīng)用的需求和硬件發(fā)展的推動(dòng)下在多媒體技術(shù)應(yīng)用的需求和硬件發(fā)展的推動(dòng)下Intel與與IBM COMPAQ、

47、AST、HP等等100多家公司聯(lián)合推出多家公司聯(lián)合推出PCI局部總線(xiàn)標(biāo)準(zhǔn)。于是局部總線(xiàn)標(biāo)準(zhǔn)。于是1993年，年，第一臺(tái)第一臺(tái)PCI電腦問(wèn)世。電腦問(wèn)世。發(fā)展發(fā)展歷程歷程目前主流的目前主流的PCI規(guī)范有規(guī)范有PCI2.0、PCI2.1和和PCI2.2三種。三種。 人才是培養(yǎng)出來(lái)的-Page56PCI總線(xiàn)的特點(diǎn)總線(xiàn)的特點(diǎn) l高傳輸率高傳輸率: :總線(xiàn)數(shù)據(jù)總線(xiàn)數(shù)據(jù)寬度寬度3232位位或或6464位位l高效率高效率: :支持突發(fā)傳輸支持突發(fā)傳輸l即插即用即插即用：自動(dòng)識(shí)別與配置外設(shè)，方便：自動(dòng)識(shí)別與配置外設(shè)，方便用戶(hù)使用用戶(hù)使用l獨(dú)立于獨(dú)立于CPUCPU： PCIPCI總線(xiàn)不依賴(lài)于某一具體總線(xiàn)不依賴(lài)于某

48、一具體的微處理器，它支持多種的微處理器，它支持多種 微處理器和微處理器和將來(lái)發(fā)展的微處理器將來(lái)發(fā)展的微處理器l負(fù)載能力強(qiáng)、易于擴(kuò)展負(fù)載能力強(qiáng)、易于擴(kuò)展 l兼容各類(lèi)總線(xiàn)兼容各類(lèi)總線(xiàn)允許多總線(xiàn)共存允許多總線(xiàn)共存l支持支持6464位位尋址尋址l 5V5V和和3.3V3.3V兩種電源供電兩種電源供電人才是培養(yǎng)出來(lái)的-Page57第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)2012年年9月月19日星期三日星期三PCI橋路橋路CPU外設(shè)外設(shè)1外設(shè)外設(shè)2PCI總線(xiàn)總線(xiàn)外設(shè)外設(shè)3主存儲(chǔ)器主存儲(chǔ)器存儲(chǔ)器控制器存儲(chǔ)器控制器CPU總線(xiàn)總線(xiàn)標(biāo)準(zhǔn)總線(xiàn)橋路標(biāo)準(zhǔn)總線(xiàn)橋路設(shè)備設(shè)備設(shè)備設(shè)備設(shè)備設(shè)備

49、標(biāo)準(zhǔn)總線(xiàn)（標(biāo)準(zhǔn)總線(xiàn)（ISA、EISA）PCI總線(xiàn)系統(tǒng)結(jié)構(gòu)示意圖總線(xiàn)系統(tǒng)結(jié)構(gòu)示意圖將將PCI總線(xiàn)轉(zhuǎn)換總線(xiàn)轉(zhuǎn)換為標(biāo)準(zhǔn)的總線(xiàn)如：為標(biāo)準(zhǔn)的總線(xiàn)如：ISAEISAMCAPCI橋路實(shí)現(xiàn)了橋路實(shí)現(xiàn)了驅(qū)動(dòng)驅(qū)動(dòng)PCI總線(xiàn)所總線(xiàn)所需的全部控制需的全部控制 不受不受CPU控制。控制。人才是培養(yǎng)出來(lái)的-Page58第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)4. PCI(Peripheral Component Interconnect)外部設(shè)備互聯(lián)總線(xiàn)外部設(shè)備互聯(lián)總線(xiàn) 這是采用這是采用PCI總線(xiàn)的顯示卡總線(xiàn)的顯示卡（這是采用（這是采用PCI總線(xiàn)的網(wǎng)卡）總線(xiàn)的網(wǎng)卡） 那是那是1993年前

50、后的故事了年前后的故事了人才是培養(yǎng)出來(lái)的-Page59第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)4. PCI(Peripheral Component Interconnect)外部設(shè)備互聯(lián)總線(xiàn)外部設(shè)備互聯(lián)總線(xiàn) PCI界面顯示卡界面顯示卡人才是培養(yǎng)出來(lái)的-Page60人才是培養(yǎng)出來(lái)的-Page61PCI總線(xiàn)：總線(xiàn)：CLK 時(shí)鐘時(shí)鐘RST 復(fù)位復(fù)位AD(310） 地址數(shù)據(jù)復(fù)用線(xiàn)，地址數(shù)據(jù)復(fù)用線(xiàn)，T1地址，后地址，后數(shù)據(jù)數(shù)據(jù)C/BE(30) 總線(xiàn)命令和字節(jié)使能信號(hào)總線(xiàn)命令和字節(jié)使能信號(hào)PAR 偶校驗(yàn)位偶校驗(yàn)位FRAME 總線(xiàn)幀處理總線(xiàn)幀處理TRDY 目的設(shè)備準(zhǔn)備好目

51、的設(shè)備準(zhǔn)備好IRDY 源操作設(shè)備準(zhǔn)備好源操作設(shè)備準(zhǔn)備好STOP 總線(xiàn)主應(yīng)當(dāng)停止工作總線(xiàn)主應(yīng)當(dāng)停止工作LOCK 鎖信號(hào)，阻塞鎖上的單元鎖信號(hào)，阻塞鎖上的單元IDSEL 初始設(shè)備選擇信號(hào)初始設(shè)備選擇信號(hào)DEVSEL 設(shè)備選擇信號(hào)設(shè)備選擇信號(hào)REQ 總線(xiàn)請(qǐng)求總線(xiàn)請(qǐng)求GNT 總線(xiàn)請(qǐng)求允許總線(xiàn)請(qǐng)求允許PERR 奇偶校驗(yàn)錯(cuò)奇偶校驗(yàn)錯(cuò)SERR 系統(tǒng)錯(cuò)系統(tǒng)錯(cuò)SBO Cache探測(cè)信號(hào)探測(cè)信號(hào),表示擊中修改表示擊中修改 過(guò)的行過(guò)的行SDONE 查詢(xún)完成查詢(xún)完成AD(6332) 數(shù)據(jù)擴(kuò)充位，數(shù)據(jù)擴(kuò)充位，REQ64和和 ACK64有效時(shí)它有效有效時(shí)它有效C/BE(74) 字節(jié)使能字節(jié)使能REQ64 請(qǐng)求請(qǐng)求64位數(shù)

52、據(jù)處理位數(shù)據(jù)處理ACK64 64位數(shù)據(jù)處理允許位數(shù)據(jù)處理允許PAR64 校驗(yàn)校驗(yàn)4個(gè)高位字節(jié)個(gè)高位字節(jié)TCK 測(cè)試時(shí)鐘測(cè)試時(shí)鐘TDI 測(cè)試數(shù)據(jù)輸入測(cè)試數(shù)據(jù)輸入TDO 測(cè)試數(shù)據(jù)輸出測(cè)試數(shù)據(jù)輸出TMS 測(cè)試模式選擇測(cè)試模式選擇TRST 測(cè)試復(fù)位測(cè)試復(fù)位人才是培養(yǎng)出來(lái)的-Page62AGP插槽插槽第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)5. AGP：（：（Accelerated-Graphics-Port：加速圖形端口）：加速圖形端口） 發(fā)展發(fā)展歷程歷程 AGP8X標(biāo)準(zhǔn)沒(méi)有輝煌太長(zhǎng)時(shí)間，標(biāo)準(zhǔn)沒(méi)有輝煌太長(zhǎng)時(shí)間，PCI Express總線(xiàn)的出現(xiàn)宣告總線(xiàn)的出現(xiàn)宣告PCI和

53、和AGP體系將被終結(jié)。但由于過(guò)渡不可能短時(shí)間完成，體系將被終結(jié)。但由于過(guò)渡不可能短時(shí)間完成，AGP 8X 至今在市場(chǎng)上還非至今在市場(chǎng)上還非?；钴S，尤其是在中低端領(lǐng)域還占據(jù)著主流地位。?；钴S，尤其是在中低端領(lǐng)域還占據(jù)著主流地位。命命運(yùn)運(yùn) 1996年年，3D顯卡出現(xiàn)，揭開(kāi)顯卡出現(xiàn)，揭開(kāi)3D時(shí)代的序幕。由于時(shí)代的序幕。由于3D顯卡需要與顯卡需要與CPU進(jìn)行進(jìn)行 頻繁的數(shù)據(jù)交換，而圖形數(shù)據(jù)往往較為龐大，頻繁的數(shù)據(jù)交換，而圖形數(shù)據(jù)往往較為龐大，PCI總線(xiàn)顯得力不從心，這時(shí)總線(xiàn)顯得力不從心，這時(shí) INTEL便在便在PCI的基礎(chǔ)上專(zhuān)門(mén)研發(fā)出一種針對(duì)顯卡的總線(xiàn)標(biāo)準(zhǔn)，這就是大名的基礎(chǔ)上專(zhuān)門(mén)研發(fā)出一種針對(duì)顯卡的總

54、線(xiàn)標(biāo)準(zhǔn)，這就是大名 鼎鼎的鼎鼎的AGP總線(xiàn)?？偩€(xiàn)。1996年年7月，月，AGP1.0標(biāo)準(zhǔn)問(wèn)世。標(biāo)準(zhǔn)問(wèn)世。 1998年年5月月INTEL發(fā)布了發(fā)布了AGP2.0版規(guī)范。工作頻率仍為版規(guī)范。工作頻率仍為 66MHZ，但電壓降到，但電壓降到1.5v。 2000年年8月月INTEL發(fā)布了發(fā)布了AGP3.0規(guī)范，工作電壓降到規(guī)范，工作電壓降到0.8v。人才是培養(yǎng)出來(lái)的-Page63(這是采用這是采用AGP的顯卡的顯卡)第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)5. AGP：（：（Accelerated-Graphics-Port：加速圖形端口）：加速圖形端口） 那是那是1

55、9962000年之間的故事了年之間的故事了人才是培養(yǎng)出來(lái)的-Page64第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)5. AGP：（：（Accelerated-Graphics-Port：加速圖形端口）：加速圖形端口） AGP界面顯示卡界面顯示卡人才是培養(yǎng)出來(lái)的-Page65第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)發(fā)展發(fā)展6. PCIExpress PCIExpress是一種通用的總線(xiàn)規(guī)格，它最早由是一種通用的總線(xiàn)規(guī)格，它最早由Intel所提倡和推廣所提倡和推廣（也既是之前的（也既是之前的3GIO），它最終的設(shè)計(jì)目的是為了取代現(xiàn)有

56、計(jì)算機(jī)系統(tǒng)內(nèi)部），它最終的設(shè)計(jì)目的是為了取代現(xiàn)有計(jì)算機(jī)系統(tǒng)內(nèi)部的總線(xiàn)傳輸接口，這不只包括顯示接口，還囊括了的總線(xiàn)傳輸接口，這不只包括顯示接口，還囊括了CPU、PCI、HDD、Network等多種應(yīng)用接口。從而可以像等多種應(yīng)用接口。從而可以像HyperTransport一樣，用以解決現(xiàn)今系統(tǒng)內(nèi)數(shù)一樣，用以解決現(xiàn)今系統(tǒng)內(nèi)數(shù)據(jù)傳輸出現(xiàn)的瓶頸問(wèn)題，并且為未來(lái)的周邊產(chǎn)品性能提升作好充分的準(zhǔn)備。以往據(jù)傳輸出現(xiàn)的瓶頸問(wèn)題，并且為未來(lái)的周邊產(chǎn)品性能提升作好充分的準(zhǔn)備。以往計(jì)算機(jī)系統(tǒng)的各種設(shè)備共用一個(gè)帶寬，采用了并行互聯(lián)，這大大影響了系統(tǒng)整體計(jì)算機(jī)系統(tǒng)的各種設(shè)備共用一個(gè)帶寬，采用了并行互聯(lián)，這大大影響了系統(tǒng)整體

57、的性能表現(xiàn)，同時(shí)并行信號(hào)由于相互干擾也嚴(yán)重制約了日后速度的進(jìn)一步提升。的性能表現(xiàn)，同時(shí)并行信號(hào)由于相互干擾也嚴(yán)重制約了日后速度的進(jìn)一步提升。而而PCIE則采用了串行互聯(lián)方式，以點(diǎn)對(duì)點(diǎn)的形式進(jìn)行數(shù)據(jù)傳輸，每個(gè)設(shè)備都則采用了串行互聯(lián)方式，以點(diǎn)對(duì)點(diǎn)的形式進(jìn)行數(shù)據(jù)傳輸，每個(gè)設(shè)備都可以單獨(dú)的享用帶寬，從而大大提高了傳輸速率，而且也為更高的頻率提升創(chuàng)造可以單獨(dú)的享用帶寬，從而大大提高了傳輸速率，而且也為更高的頻率提升創(chuàng)造了條件。了條件。從從早期早期80年代的年代的ISA接口的接口的8.33MB/S到到90年代年代PCI接口的接口的133，龐大的數(shù)據(jù)傳輸運(yùn)算的需要，應(yīng)該有一種全新的接口來(lái)取代龐大的數(shù)據(jù)傳輸運(yùn)

58、算的需要，應(yīng)該有一種全新的接口來(lái)取代AGP的地位，的地位，這時(shí)，擁有這時(shí)，擁有4GB/S起始傳輸速率的起始傳輸速率的PCIExpress面世了。面世了。 人才是培養(yǎng)出來(lái)的-Page66第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)現(xiàn)行的現(xiàn)行的PC總線(xiàn)構(gòu)架總線(xiàn)構(gòu)架 人才是培養(yǎng)出來(lái)的-Page67第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)全新的全新的PCIExpress構(gòu)架圖構(gòu)架圖人才是培養(yǎng)出來(lái)的-Page68第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)人才是培養(yǎng)出來(lái)的-Page69第第3章章 系統(tǒng)總線(xiàn)系統(tǒng)總

59、線(xiàn)-3.3 總線(xiàn)特性及性能指標(biāo)總線(xiàn)特性及性能指標(biāo)只有發(fā)展本身是不變的只有發(fā)展本身是不變的人才是培養(yǎng)出來(lái)的-Page707. 外部總線(xiàn)外部總線(xiàn)RS-232-C RS-232-CRS-232-C標(biāo)準(zhǔn)：標(biāo)準(zhǔn)： 信號(hào)電平標(biāo)準(zhǔn)信號(hào)電平標(biāo)準(zhǔn) 控制信號(hào)的定義控制信號(hào)的定義 人才是培養(yǎng)出來(lái)的-Page71 RS - 232C是數(shù)據(jù)終端設(shè)備（是數(shù)據(jù)終端設(shè)備（DTE）和數(shù)）和數(shù)據(jù)通信設(shè)備（據(jù)通信設(shè)備（DCE）之間的接口標(biāo)準(zhǔn)，是在）之間的接口標(biāo)準(zhǔn)，是在微機(jī)接口應(yīng)用中常用的一種串行通信總線(xiàn)標(biāo)微機(jī)接口應(yīng)用中常用的一種串行通信總線(xiàn)標(biāo)準(zhǔn)，全稱(chēng)為準(zhǔn)，全稱(chēng)為EIARS232C標(biāo)準(zhǔn)標(biāo)準(zhǔn)（Electoronic Industria

60、l Associate Recommended Standard 232C） 人才是培養(yǎng)出來(lái)的-Page72RS-232C串行通信接口標(biāo)準(zhǔn)的信號(hào)線(xiàn)串行通信接口標(biāo)準(zhǔn)的信號(hào)線(xiàn) RS232C標(biāo)準(zhǔn)的信號(hào)線(xiàn)共標(biāo)準(zhǔn)的信號(hào)線(xiàn)共25根，一般情況下根，一般情況下只需使用其中的只需使用其中的9根信號(hào)線(xiàn)。這就是為什么我們根信號(hào)線(xiàn)。這就是為什么我們?cè)谖C(jī)的機(jī)箱上看到的串行通信接口（如在微機(jī)的機(jī)箱上看到的串行通信接口（如COM1、COM2）只有）只有9根的原因根的原因人才是培養(yǎng)出來(lái)的-Page73 RS-232C串行通信接口標(biāo)準(zhǔn)串行通信接口標(biāo)準(zhǔn)的電氣特性的電氣特性 RS-232C串行通信串行通信接口標(biāo)準(zhǔn)接口標(biāo)準(zhǔn)中，中，