FPGA_ASIC-基于FPGA的航天相機控制器接口的設(shè)計

1、 基于FPGA的航天相機控制器接口的設(shè)計黃鈺1,2,郭偉強1,金龍旭1(1.中科院長春光學(xué)精密機械與物理研究所 吉林 長春1300332.中國科學(xué)院研究生院 北京 100039摘要:本文分析了航天相機控制器的構(gòu)成與功能,并利用FPGA設(shè)計實現(xiàn)了相機控制器的外圍接口,包括異步串行通訊接口、計時器接口、步進電機控制器接口,并給出了仿真結(jié)果。程序下載到FPGA芯片中后,控制器工作穩(wěn)定,可靠,通信數(shù)據(jù)完全正確。關(guān)鍵詞:航天相機;控制器;接口;FPGA;中圖分類號:TP332 獻標(biāo)識碼:BDesign of Interface of Astronautic Camera ControllerBased

2、on FPGAHuang Yu1,2,Guo Weiqiang1,Jin Long-xu1(1.Changchun Institute of Optics,Fine Mechanics and Physics,Chinese Academy of Sciences,Changchun 130033,China;2.Graduate School of Chinese Academy of Sciences,Beijing 100039,China Abstract:This paper describes the structure and function of Astronautic Ca

3、mera Controller. The Peripheral Interface of Astronautic Camera Controller, which included UART, calculagraph, stepmotor, were implemented on FPGA. The simulation result is also given in the paper. After the program is downloaded in the FPGA chip , the controller works well and the data is totally c

4、orrect. Key Words:Astronautic Camera;Controller;Interface;FPGA;1.引言:航天相機是航天遙感技術(shù)中最重要的遙感設(shè)備之一。航天遙感技術(shù)是一項應(yīng)用廣泛的高科技,它具有可重復(fù)覆蓋、連續(xù)觀測、視點高、視域廣、獲取數(shù)據(jù)快的特點。近些年來,航天遙感技術(shù)的應(yīng)用范圍不斷擴大,廣泛應(yīng)用于氣象預(yù)報、資源管理、農(nóng)業(yè)調(diào)查、環(huán)境監(jiān)測以及軍事照相偵查等諸多領(lǐng)域。在航天相機的主體結(jié)構(gòu)中,相機控制器負責(zé)相機功能控制和運行管理,是其重要的組成部分。本文介紹的相機控制器整體采用FPGA+DSP結(jié)構(gòu),這種結(jié)構(gòu)將DSP和FPGA兩者的優(yōu)點有機的結(jié)合在一起,兼顧了速度和靈活

5、,完全符合航天相機中數(shù)據(jù)量大,對處理速度要求高的信號處理要求。在整個系統(tǒng)中FPGA相當(dāng)于DSP的宏功能協(xié)處理器,用以實現(xiàn)相機控制器與外圍設(shè)備的接口。本文介紹了一種基于FPGA的控制器外圍接口的設(shè)計方案。2.控制器系統(tǒng)的構(gòu)成與功能:2.1 控制器系統(tǒng)的構(gòu)成:控制器整體系統(tǒng)主要由DSP和FPGA組成,另外還包括一些外圍的輔助電路,如存儲器以及FLASH ROM等,系統(tǒng)結(jié)構(gòu)框圖如圖1所示。其中FPGA選用Xilinx公司的Virtex系列器件XCV300,該芯片有豐富的可配置邏輯模塊CLBS、大量的觸發(fā)器以及內(nèi)置的不占系統(tǒng)資源的塊RAM。系統(tǒng)最大工作頻率可達200MHz,兼容多種接口標(biāo)準(zhǔn),且有相應(yīng)的

6、航天級產(chǎn)品。是目前市場上為數(shù)不多的能達到此項要求的高性能可編程邏輯器件。FLASH型存儲器MMFL64002作為程序存儲器。DSP選用TI公司的TMS320VC541,這是一款16bit定點高性能DSP,它采用先進的哈佛結(jié)構(gòu)和8條總線,速率最高達160MYs。DSP處理器采用外部總線接口方式訪問FPGA,即共享數(shù)據(jù)總線、地址總線及控制總線,當(dāng)輸入信號進入FPGA時,FPGA對地址總線進行譯碼,然后選擇內(nèi)部寄存器,同時通過三態(tài)門進行數(shù)據(jù)總線隔離,借助控制總線寫入或讀取寄存器內(nèi)容。 圖1:相機控制器系統(tǒng)結(jié)構(gòu)框圖 2.2 控制器的主要功能相機控制器作為航天相機電子學(xué)子系統(tǒng)的一個獨立的控制單元,主要有

7、以下兩個功能:1. 通過一條RS422總線與衛(wèi)星數(shù)據(jù)管理計算機連接,接收來自衛(wèi)星數(shù)據(jù)管理計算機注入的指令和參數(shù),并根據(jù)衛(wèi)星軌道參數(shù)、姿態(tài)參數(shù)計算像移速度矢量和偏流角參數(shù),同時, 返回表征相機工作狀態(tài)的遙測參數(shù);2. 通過RS422總線向CCD成像單元和主動熱控單元發(fā)送控制指令和參數(shù),同時,接收CCD成像單元和主動熱控單元的工程參數(shù)。實現(xiàn)這一系列任務(wù)需要大量的I/O端口和繁雜的總線連接,所以在控制單元中引入FPGA器件,以減輕處理器工作負荷、降低處理器端總線連接復(fù)雜性、增加數(shù)據(jù)通訊實時性、 整體提高系統(tǒng)性能和工作可靠性。3.控制器接口設(shè)計從圖1相機控制器系統(tǒng)結(jié)構(gòu)框圖中可以看出,控制器外部接口主要

8、包括:與衛(wèi)星數(shù)據(jù)管理計算機、CCD成像單元、主動熱控單元通訊的異步串行通訊接口;計時器接口;步進電機控制器接口;編碼器控制器接口。在本文中主要介紹異步串行通訊接口、計時器接口和步進電機控制器接口。3.1異步串行通訊接口: UART(即Universal Asynchronous Receiver Transmitter通用異步收發(fā)器是應(yīng)用廣泛的串行數(shù)據(jù)傳輸協(xié)議,它的通信協(xié)議十分簡單,以低電平作為起始位(Start Bit,高電平作為停止位(Stop Bit,中間可傳輸58比特數(shù)據(jù)和1比特奇偶校驗位,最后是停止位。奇偶校驗位的有無和數(shù)據(jù)比特的長度由通信雙方約定。一幀數(shù)據(jù)傳輸完畢后可以繼續(xù)傳輸下一

9、幀數(shù)據(jù),也可以繼續(xù)保持為高電平,持續(xù)時間可以任意長。本文設(shè)計的相機控制器異步串行通訊時低位在前,高位在后,數(shù)據(jù)格式為1位起始位,8位數(shù)據(jù)位,1位奇校驗位,1位停止位。 異步串行通訊接口是整個相機控制器與外部進行通信的關(guān)鍵模塊,由發(fā)送Txd和Rxd 接收兩個模塊構(gòu)成,其邏輯框圖見圖2。其中sdi為串行數(shù)據(jù)接收輸入;dout7:0為并行數(shù) 據(jù)輸出端;wrn為寫控制信號,為1時禁止數(shù)據(jù)輸入,為0時允許輸入;reset為系統(tǒng)復(fù)位輸入端;din7:0為8位并行數(shù)據(jù)的輸入端,轉(zhuǎn)換為串行數(shù)據(jù)后從sdo輸出。發(fā)送模塊檢測到處理器寫信號出現(xiàn)跳變時,啟動發(fā)送過程,首先將并行數(shù)據(jù)鎖存至寫緩沖寄存器,延遲2個時鐘周期

10、后,啟動發(fā)送時鐘,然后使用并轉(zhuǎn)串移位寄存器,按位移出并 發(fā)送數(shù)據(jù);接收模塊在空閑狀態(tài)下,檢測到輸入信號低電平持續(xù)5個時鐘周期,認為出現(xiàn)起始位,啟動接收過程,使用串轉(zhuǎn)并移位寄存器,將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)。 圖2 通用異步串行通訊接口3.2計時器接口衛(wèi)星數(shù)據(jù)管理計算機提供的時鐘為1KHz外部時鐘,相機控制器中應(yīng)設(shè)計一個16位計時器,用于系統(tǒng)時間校準(zhǔn),以同步控制器與外圍設(shè)備。計時器應(yīng)該有三種控制命令,即啟動計時器、讀取計時器和停止計時器。當(dāng)檢測到處理器寫信號出現(xiàn)低電平時,啟動內(nèi)部計時器,計時器啟動后,自動檢測外部時鐘跳變,當(dāng)檢測到外部時鐘出現(xiàn)上升沿時,計時器進行向上自加1,直至16位計數(shù)器溢出,自

11、動清零,重新開始計數(shù),直至檢測到讀信號出上升沿,停止內(nèi)部計時器。計數(shù)器計數(shù)值連接到處理器數(shù)據(jù)總線,接收到處理器發(fā)送的數(shù)據(jù)返回命令時,將計數(shù)值通過數(shù)據(jù)總線發(fā)送給處理器。計時器Clock接口框圖見圖3。輸入信號為處理器寫信號wrn、處理器讀信號rdn、外部時鐘clk。輸出信號為本地時間碼。 圖3. 計時器接口圖4 步進電機控制器接口3.3 步進電機控制器接口步進電機是一種將電脈沖轉(zhuǎn)化為角位移的執(zhí)行機構(gòu),在航天相機中通常作為調(diào)焦電機使用。當(dāng)步進驅(qū)動器接收到一個脈沖信號,它就驅(qū)動步進電機按設(shè)定的方向轉(zhuǎn)動一個固定的角度(稱為“步距角”,它的旋轉(zhuǎn)是以固定的角度一步一步運行的,所以可以通過控制脈沖頻率來控制

12、電機的速度和加速度,同時還可以控制脈沖“相位”來改變定子繞組的通電順序,從而達到控制電機正反轉(zhuǎn)的目的。本系統(tǒng)選用的步進電機是四相的。步進電機工作在四相八拍方式,分正轉(zhuǎn)和反轉(zhuǎn)兩種工作方式。當(dāng)步進電機制動器吸合則失去自鎖功能,步進電機可以工作,制動器斷開則步進電機不可以工作。當(dāng)步進電機控制器檢測到寫信號出現(xiàn)跳變,將并行數(shù)據(jù)鎖存至緩沖寄存器,首先對寄存器內(nèi)容進行判讀,有五種合法控制命令,制動器吸合、制動器斷開、電機設(shè)置起動頻率、電機正轉(zhuǎn)以及電機反轉(zhuǎn),確定為合法控制命令后鎖存控制信息,并依照接收到的控制信息控制步進電機和制動器。從處理器接收的輸入數(shù)據(jù)中,高兩位代表控制命令類型,低14位代表電機步數(shù)及起

13、動頻率,故電機步數(shù)最大值為16384步,電機起動頻率最低值為1.25KHz。步進電機控制器Motor接口見圖4,其中din15:0為處理器輸入數(shù)據(jù);wrn為寫信號,低電平有效;a、b、c、d為四相位輸出;brake_enga為制動器驅(qū)動信號。4.仿真驗證4.1異步串行通訊接口對發(fā)送模塊進行仿真:當(dāng)寫信號出現(xiàn)低電平,將并行輸入數(shù)據(jù)57H以串行方式發(fā)送出去。功能仿真見圖5A。對接收模塊進行仿真:當(dāng)輸入信號出現(xiàn)低電平,狀態(tài)機啟動;將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)輸出。功能仿真見圖5B。4.2計時器接口處理器寫信號出現(xiàn)低電平,啟動計時器;處理器讀信號出現(xiàn)低電平,停止計時器。功能仿真見圖5C。4.3電機控制接口

14、處理器數(shù)據(jù)輸入為08H,電機正向旋轉(zhuǎn)8步,功能仿真見圖5D;處理器數(shù)據(jù)輸入412EH,電機反向旋轉(zhuǎn)302步,功能仿真見圖5E。 A 異步通訊接口發(fā)送模塊功能仿真 B異步通訊接口接收模塊功能仿真 C 計時器接口功能仿真 D 電機正向旋轉(zhuǎn)功能仿真 E 電機反向旋轉(zhuǎn)功能仿真圖5.系統(tǒng)功能仿真 通過功能仿真可以看出相機控制器很好的完成了通訊、記時和對步進電機的控制等一系列工作,符合系統(tǒng)要求。仿真無誤后,將程序下載到FPGA芯片中運行,結(jié)果系統(tǒng)工作穩(wěn)定,可靠,通信數(shù)據(jù)完全正確。5.結(jié)束語本文的創(chuàng)新點是:一是建立了一種FPGA+DSP控制系統(tǒng)的模型,且硬件電路實現(xiàn)簡單,開發(fā)周期短,同時也容易維護和擴展,為類似系統(tǒng)核心控制器的建立提供了范例;二是通過對FPGA進行模塊化設(shè)計,實現(xiàn)了航天相機控制器與外部設(shè)備接口的連接,并經(jīng)過仿真驗證符合航天相機整體要求,完成了對航天相機的控制工作。參考文獻:1Virtex 2.5V Field Programmable Gate Arrays Data Sheet.2陳耀和,VHDL語言設(shè)計技術(shù)M.北京:電子工業(yè)出版社,2004.3楊大柱,基于FPGA的UART電路設(shè)計與仿真J.微計算機信息,2007,5-2:212-213.4金元郁,李勇,李園園.基于FPGA的步進電機控制器的設(shè)計J.單片機與嵌入式系統(tǒng)應(yīng)用,2007,3.作者簡介:黃鈺(1983,男(漢族,