二級(jí)運(yùn)算放大電路版圖設(shè)計(jì)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上目錄1前言 12二級(jí)運(yùn)算放大器電路 1 2.1電路結(jié)構(gòu) 12.2設(shè)計(jì)指標(biāo) 23 Cadence仿真軟件 3 3.1 schematic原理圖繪制 33.2 生成測(cè)試電路 33.3 電路的仿真與分析 43.1.1直流仿真 43.1.2交流仿真 43.4 版圖繪制53.4.1差分對(duì)版圖設(shè)計(jì) 63.4.2電流源版圖設(shè)計(jì) 73.4.3負(fù)載MOS管版圖設(shè)計(jì) 73.5 DRC & LVS版圖驗(yàn)證 83.5.1 DRC驗(yàn)證 83.5.2 LVS驗(yàn)證 8 4結(jié)論 95參考文獻(xiàn) 9專心-專注-專業(yè)摘要本文利用cadence軟件簡(jiǎn)述了二級(jí)運(yùn)算放大器的電路仿真和版圖設(shè)計(jì)。以傳統(tǒng)的二

2、級(jí)運(yùn)算放大器為例，在ADE電路仿真中實(shí)現(xiàn)0.16umCMOS工藝，輸入直流電源為5v，直流電流源范圍2750uA,根據(jù)電路知識(shí)，設(shè)置各個(gè)MOS管合適的寬長(zhǎng)比，調(diào)節(jié)彌勒電容的大小，進(jìn)入stectre仿真使運(yùn)放增益達(dá)到40db，截止帶寬達(dá)到80MHz和相位裕度至少為60。版圖設(shè)計(jì)要求DRC驗(yàn)證0錯(cuò)誤，LVS驗(yàn)證使電路圖與提取的版圖相匹配，觀看輸出報(bào)告，要求驗(yàn)證比對(duì)結(jié)果一一對(duì)應(yīng)。關(guān)鍵詞：cadence仿真，設(shè)計(jì)指標(biāo)，版圖驗(yàn)證。Abstract本文利用cadence軟件簡(jiǎn)述了二級(jí)運(yùn)算放大器的電路仿真和版圖設(shè)計(jì)。以傳統(tǒng)的二級(jí)運(yùn)算放大器為例，在ADE電路仿真中實(shí)現(xiàn)0.16umCMOS工藝，輸入直流電源為5

3、v，直流電流源范圍2750uA,根據(jù)電路知識(shí)，設(shè)置各個(gè)MOS管合適的寬長(zhǎng)比，調(diào)節(jié)彌勒電容的大小，進(jìn)入stectre仿真使運(yùn)放增益達(dá)到40db，截止帶寬達(dá)到80MHz和相位裕度至少為60。版圖設(shè)計(jì)要求DRC驗(yàn)證0錯(cuò)誤，LVS驗(yàn)證使電路圖與提取的版圖相匹配，觀看輸出報(bào)告，要求驗(yàn)證比對(duì)結(jié)果一一對(duì)應(yīng)。In this paper, the circuit simulation and layout design of two stage operational amplifier are briefly described by using cadence software. In the tradit

4、ional two stage operational amplifier as an example, the realization of 0.16umCMOS technology in ADE circuit simulation, the input DC power supply 5V DC current source 2750uA, according to the circuit knowledge, set up each MOS tube suitable ratio of width and length, the size of the capacitor into

5、the regulation of Maitreya, the simulation of stectre amplifier gain reaches 40dB, the cut-off bandwidth reaches 80MHz and the phase margin of at least 60. The layout design requires DRC to verify 0 errors, and LVS validation makes the circuit map matching the extracted layout, viewing the output re

6、port, and requiring verification to verify the comparison results one by one. 關(guān)鍵詞：cadence仿真，設(shè)計(jì)指標(biāo)，版圖驗(yàn)證。Key words: cadence simulation, design index, layout verification. 1前言近幾年來(lái)，人們已投入很大力量研究版圖設(shè)計(jì)自動(dòng)化，計(jì)算機(jī)輔助設(shè)計(jì)方法學(xué)在給定所需功能行為描述的數(shù)字系統(tǒng)設(shè)計(jì)自動(dòng)化方面已經(jīng)非常成功。希望用以代替設(shè)計(jì)師的一部分勞動(dòng)。但這并不適用于模擬電路設(shè)計(jì)。較復(fù)雜的場(chǎng)合，有些程序的應(yīng)用遇到了阻力，需要人工干預(yù)幫助解決問(wèn)題。因此

7、，仔細(xì)研究模擬電路的設(shè)計(jì)過(guò)程，熟悉那些提高設(shè)計(jì)效率、增加設(shè)計(jì)成功機(jī)會(huì)的原則是非常必要的。人工設(shè)計(jì)得到的器件版圖密度一般高于用自動(dòng)化版圖設(shè)計(jì)和布線程序所得到的密度，因而人機(jī)交互式版圖設(shè)計(jì)和布線程序得到了廣泛的應(yīng)用。我們這次做的僅是基本方法，對(duì)于比較復(fù)雜的電路版圖設(shè)計(jì)則不僅需要很多諸如圖論在內(nèi)的數(shù)據(jù)結(jié)構(gòu)算法的知識(shí)應(yīng)用，而且多年的電路版圖設(shè)計(jì)經(jīng)驗(yàn)也同樣是非常重要的。2二級(jí)運(yùn)算放大器電路運(yùn)算放大器（簡(jiǎn)稱運(yùn)放）是許多模擬系統(tǒng)和混合信號(hào)系統(tǒng)中的一個(gè)完整部分。各種不同復(fù)雜程度的運(yùn)放被用來(lái)實(shí)現(xiàn)各種功能：從直流偏置的產(chǎn)生到高速放大或?yàn)V波。運(yùn)算放大器的設(shè)計(jì)可以分為兩個(gè)較為獨(dú)立的兩個(gè)步驟。第一步是選擇或搭建運(yùn)放的基

8、本結(jié)構(gòu)，繪出電路結(jié)構(gòu)草圖。一般來(lái)說(shuō)，決定好了電路結(jié)構(gòu)以后，便不會(huì)更改了，除非有些性能要求必須通過(guò)改變電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)。為了滿足運(yùn)放的交流和直流要求，所有管子都應(yīng)被設(shè)計(jì)出合適的尺寸。然后在手工計(jì)算的基礎(chǔ)上，運(yùn)用計(jì)算機(jī)模擬電路可以極大的方便對(duì)電路進(jìn)行調(diào)試和修改。2.1 電路結(jié)構(gòu)傳統(tǒng)的二級(jí)運(yùn)算放大電路的結(jié)構(gòu)主要包括四部分：第一級(jí)輸入級(jí)放大電路，第二級(jí)放大電路，偏置電路和相位補(bǔ)償電路。電路圖如圖2.1所示。圖2.1 二級(jí)運(yùn)算放大器電路2.2 設(shè)計(jì)指標(biāo)電源電壓運(yùn)放增益運(yùn)放單位增益帶寬運(yùn)放相位裕度5v40dB100MHz60。表1.1 二級(jí)運(yùn)算放大器設(shè)計(jì)指標(biāo)（1） 電壓放大倍數(shù) 二級(jí)運(yùn)算放大器相比于共源共柵

9、運(yùn)放最大的優(yōu)勢(shì)就是既能提供高增益，又能提供打的擺幅。根據(jù)電路知識(shí)，我們可求得第一級(jí)和第二級(jí)增益，而電路的整體增益是兩部分增益相乘的結(jié)果。由此可知，二級(jí)運(yùn)算放大器可以提供高的增益。（2） 單位增益帶寬（GWB） 單位增益帶寬是指運(yùn)放增益為1時(shí)，電路所輸入信號(hào)的頻率，這是電路所能正常工作的最大頻率，它是運(yùn)放重要的指標(biāo)之一，其中角頻率的表示方法如下： （3）相位裕度電路有至少四個(gè)極點(diǎn)和兩個(gè)零點(diǎn)，假定 z2、p3、p4 以及其它寄生極點(diǎn)都遠(yuǎn)大于 GBW，若不考慮零點(diǎn)z1，僅考慮第二極點(diǎn)p2，那么這是一個(gè)典型的兩極點(diǎn)決定的系統(tǒng)。為保證系統(tǒng)穩(wěn)定，通常要求有 63&#

10、176;左右的相位裕度，即保持頻率階躍響應(yīng)的最大平坦度以及較短的時(shí)間響應(yīng)。 但在考慮 z1之后， 這個(gè)右半平面 （RHP ） 的零點(diǎn)在相位域上相當(dāng)于左半平面 （LHP ）的極點(diǎn)，所以相位裕度會(huì)得到惡化。同時(shí)如果為了將兩個(gè)極點(diǎn)分離程度增大，則補(bǔ)償電容Cc 就要增大，這也會(huì)使得零點(diǎn)減小，進(jìn)一步犧牲相位裕度。（4） 最終設(shè)計(jì)參數(shù)：m1 pmosw=32ul=1.6um2 pmosw=32ul=1.6um3 nmosw=4ul=1.6um4 nmosw=4ul=1.6um5 pmosw=32ul=1.6um6 p

11、mosw=32ul=1.6um7 pmosw=20ul=1.6um8 nmosw=8ul=1.6uC 0.15PFR1 0.1k直流電源 5v交流電壓源 1v靜態(tài)電壓源 2.5v直流電流源 35uA3 cadence軟件仿真3.1 schematic原理圖繪制根據(jù)上述設(shè)計(jì)好的指標(biāo)，在schemetic中繪制電路圖，其中一點(diǎn)值得注意的是這里所用到的MOS管寬長(zhǎng)都比較大，所以采用將各個(gè)管拆分成多個(gè)管并聯(lián)的方式進(jìn)行電路圖繪制，這樣還能減少柵極上的寄生電阻。電路圖檢測(cè)沒(méi)有錯(cuò)誤后，然后生成符號(hào)，如圖3.2所示。 圖3.1 二級(jí)運(yùn)算放大電路schematic原理圖 圖3.2 二級(jí)運(yùn)算放大器生成符號(hào)3.2

12、生成測(cè)試電路仿真的電路圖連接方式有兩種，一種是利用上述電路檢查并保存后建立symbol模型，在此模型的基礎(chǔ)上進(jìn)行直流電源，直流電流源以及交流源的連接如圖。另一種可以直接在電路圖的基礎(chǔ)上添加激勵(lì)源然后進(jìn)行仿真；兩種連接方式如下圖。 圖3.3 二級(jí)運(yùn)算放大電路生成測(cè)試圖（1） 圖3.4 二級(jí)運(yùn)算放大電路生成測(cè)（2）3.3 電路的仿真與分析對(duì)于模擬設(shè)計(jì)環(huán)境ADE 來(lái)說(shuō)，默認(rèn)的仿真器是 spectre ，這里直接采用 spectre 對(duì)設(shè)計(jì)進(jìn)行仿真和分析。3.3.1直流仿真為了讓運(yùn)放正常工作，保證8個(gè)MOS管工作飽和區(qū)，要求，同時(shí)過(guò)驅(qū)動(dòng)電壓不能太大，否則溝道長(zhǎng)度調(diào)制效應(yīng)明顯，而且輸出擺幅受到限制。其仿

13、真報(bào)告如下： 圖3.5 直流仿真 圖3.6 仿真報(bào)告通過(guò)一一驗(yàn)證檢查，報(bào)告結(jié)果顯示8個(gè)管子均處于飽和狀態(tài)，這說(shuō)明二級(jí)運(yùn)算放大器可以正常放大工作，在此基礎(chǔ)上接下來(lái)可以進(jìn)行交流仿真的工作。3.3.2交流仿真根據(jù)增益的基本公式，要想觀察二級(jí)運(yùn)放的增益特性曲線，我們可以使輸入交流電壓為1V，通過(guò)交流仿真得到輸出電壓與頻率的關(guān)系曲線，那么該曲線就是我們想要的增益特性曲線。圖像如圖所示： 圖3.7為二級(jí)運(yùn)算放大器的增益仿真，運(yùn)放增益達(dá)到40db，截止頻率接近80MHz，這一結(jié)果符合題目要求。圖3.8為二級(jí)運(yùn)算放大器的相位仿真，通常相位裕度達(dá)到60度時(shí)，電路比較穩(wěn)定，由于各種原因，本次實(shí)驗(yàn)結(jié)果中顯示在頻率接

14、近80MHz，相位并未 達(dá)到60度。圖3.7 增益仿真 圖3.8 相位仿真3.4 版圖繪制在二級(jí)運(yùn)算放大器中，我們要求輸出差分對(duì)管m1和m2對(duì)稱，電流源m5、m6和m7對(duì)稱，有源負(fù)載m3和m4對(duì)稱，其中的電阻和電容不要求對(duì)稱性，而且對(duì)電容的上下極板的接法沒(méi)有要求。圖3.9是二級(jí)運(yùn)算放大器的整體版圖設(shè)計(jì)，因?yàn)榭紤]到LVS驗(yàn)證并不比對(duì)各個(gè)MOS管的寬長(zhǎng)比，所以本次版圖每個(gè)MOS管的寬長(zhǎng)比并沒(méi)有與電路圖MOS管一一對(duì)應(yīng)。本次版圖設(shè)計(jì)我們主要考慮的是MOS管的對(duì)稱性，所以對(duì)各個(gè)部分的MOS管的對(duì)稱問(wèn)題上進(jìn)行了詳細(xì)的說(shuō)明。圖3.9 二級(jí)運(yùn)算放大器版圖繪制3.4.1差分對(duì)版圖設(shè)計(jì)設(shè)計(jì)規(guī)則：（1）為了保證差

15、分對(duì)管m1和m2的對(duì)稱性，采用共質(zhì)心設(shè)計(jì)將m1拆分成m1a和m1b，將m2拆分成m2a和m2b，交叉放置。（2） 如果輸入管寬長(zhǎng)比較大，將m1a、m1b、m2a和m2b管拆分成多個(gè)管并聯(lián)的方式，還能減少柵極上的寄生電阻。（3） 差分對(duì)管m1和m2為PMOS管，為保證兩個(gè)管良好的對(duì)稱性，最后在周圍布上一圈N阱接觸。（4） 為提高差分對(duì)管m1和m2結(jié)構(gòu)的匹配性，差分對(duì)管端的連線盡量在m1和m2之間通過(guò)。（5） 為了保證運(yùn)算放大器的對(duì)稱性，運(yùn)算放大器中所有晶體管的柵極都要朝著同一個(gè)方向。（6） 輸入引線一定要盡量短，而且盡量用最上級(jí)層金屬設(shè)計(jì)，且輸入輸出引線盡量遠(yuǎn)離盡量不要交叉。圖3.10 差分對(duì)版

16、圖設(shè)計(jì)3.4.2電流源版圖設(shè)計(jì)二級(jí)運(yùn)放電器的電流源由m5、m6和去m7構(gòu)成，由于一般電流源要求幾個(gè)MOS管之間的對(duì)稱，因此一般采用叉指結(jié)構(gòu)實(shí)現(xiàn)，假設(shè)電流源 m6、m5和去m7 的寬長(zhǎng)的比例為1:2:4，將3個(gè)MOS拆分，也是重點(diǎn)考慮m5和m7管的對(duì)稱性的高優(yōu)先級(jí)，將m5和m7管利用叉指結(jié)構(gòu)方式設(shè)計(jì)，屬于高度對(duì)稱版圖設(shè)計(jì)。 為了保證運(yùn)算放大器的對(duì)稱性，運(yùn)算放大器中所有晶體管的柵極都要朝著同一個(gè)方向。 輸入引線一定要盡量短，而且盡量用最上級(jí)層金屬設(shè)計(jì)，且輸入輸出引線盡量遠(yuǎn)離盡量不要交叉。圖3.11 二級(jí)運(yùn)放電器的電流源3.4.3負(fù)載MOS管版圖設(shè)計(jì) 該運(yùn)算放大器的負(fù)載MOS管由m3和m4構(gòu)成，為電

17、流鏡結(jié)構(gòu)，為保證運(yùn)算放大器的對(duì)稱性，負(fù)載MOS管一定要采取輸入差分對(duì)管結(jié)構(gòu)一致的共質(zhì)心對(duì)稱結(jié)構(gòu)，采用共質(zhì)心設(shè)計(jì)將m3拆分成m3a和m3b，將m4拆分成m4a和m4b，交叉放置。圖3.12 負(fù)載MOS管版圖設(shè)計(jì)3.5 DRC & LVS版圖驗(yàn)證3.5.1 DRC驗(yàn)證為了熟悉MOS管的具體結(jié)構(gòu)，本次的版圖均是手繪，沒(méi)有采用pdk的方式進(jìn)行直接調(diào)用，所以在手繪過(guò)程中，每完成一部都要進(jìn)行DRC檢查，通過(guò)驗(yàn)證報(bào)告，可以知道所涉及的圖形尺寸，寬度，間距及層與層之間的相對(duì)位置是否符合預(yù)定的設(shè)計(jì)規(guī)則，避免錯(cuò)誤積累。 圖3.13 DRC驗(yàn)證 圖3.14 DRC驗(yàn)證報(bào)告0錯(cuò)誤3.5.2 LVS驗(yàn)證LVS驗(yàn)證的是版圖的提取與電路原理圖之間的比對(duì)情況，因此這兩個(gè)文件一定要具備，在任何細(xì)節(jié)上都不能有差錯(cuò)，其中在提取的時(shí)候需要注意兩個(gè)問(wèn)題，一是引腳pin的類型，電源，電流源和地屬于inputoutput類型，輸入類型是input，輸出類型是output。二是還有字母大小寫問(wèn)題，兩者要么都是大寫，要么都是小寫，一定要與電路圖一一對(duì)應(yīng)，只要有一項(xiàng)不對(duì)應(yīng)，LVS驗(yàn)證就不會(huì)成功。 圖3.15 LVS驗(yàn)證 圖3.16 LVS驗(yàn)證