LPC22EB06系統(tǒng)總線及接口技術(shù)分析

1、LPC22EB06系統(tǒng)總線及接口技術(shù)分析系統(tǒng)簡(jiǎn)介L(zhǎng)PC22EB06-I系統(tǒng)是2005年底英貝特公司更具國(guó)內(nèi)教學(xué)市場(chǎng)的強(qiáng)烈需求結(jié)合英貝特公司一流的研發(fā)技術(shù)，開發(fā)出的非常適合高校嵌入式ARM教學(xué)的實(shí)驗(yàn)系統(tǒng)。LPC22EB06-I教學(xué)系統(tǒng)核心采用PHILIPS公司的LPC2200系列32位ARM處理器。該系列ARM處理器是PHILIPS繼LPC21系列之后推出的有外部總線的重點(diǎn)產(chǎn)品。同時(shí)，LPC22EB06含片內(nèi)RAM和高速FLASH，內(nèi)部資源豐富，結(jié)構(gòu)簡(jiǎn)單?？偩€分析有數(shù)據(jù)手冊(cè)可得其電路圖如圖所示：同時(shí)，本電路也可以擴(kuò)充，擴(kuò)充電路如圖所示：由電路圖可以看出，ARM7TDMI-S內(nèi)核與存儲(chǔ)設(shè)備以局部總

2、線相連。同時(shí)，ARM7DMI-S內(nèi)核通過AHB橋與AHB總線相連，而AHB總線通過VPB橋與外部總線相連。外部總線與各個(gè)接口相連。各個(gè)接口又引出不同的總線。系統(tǒng)框圖如圖所示：各個(gè)接口通過總線與ARM處理器相連。如RS232，RS485接口，CAN接口，IDE接口，JTAG調(diào)試端口。同時(shí)，F(xiàn)LASH和SRAM也通過局部總線與ARM相連。以下一一介紹各個(gè)總線及接口對(duì)于整個(gè)系統(tǒng)的功能及應(yīng)用。1. 局部總線局部總線是指在少數(shù)模塊之間交換數(shù)據(jù)的總線。由電路圖可以看出，通過局部總線，16kB的SRAM和128、256kB的FLASH分別通過內(nèi)部SRAM控制器和內(nèi)部Flash控制器與ARM7TDMI-S的C

3、PU直接相連。這樣使得SRAM以及Flash上的速度與CPU總線上的速度相匹配。這樣電路設(shè)計(jì)也比較簡(jiǎn)單。FLASH空間采用4片AM29LV040B組成。兩片組成一組，及由兩個(gè)8位的組成16位的寬度，然后這兩組再組成一個(gè)連續(xù)的FLASH空間。RAM空間由4片HY62V8400ALLT2組成。兩片組成一組，然后這兩個(gè)再組成一個(gè)連續(xù)的RAM空間。2. AMBA總線AMBA（Advanced Microcontroller Bus Architecture）總線獨(dú)立于處理器和制造工藝技術(shù)，增強(qiáng)了各種應(yīng)用中的外設(shè)和系統(tǒng)宏單元可重用性。其中，AMBA包括AHB總線，本系統(tǒng)即使用AHB （Advanced

4、High performance Bus）總線。AHB總線主要用以滿足CPU和存儲(chǔ)器之間的帶寬要求。CPU,片內(nèi)存儲(chǔ)器和DMA設(shè)備等高速設(shè)備連接在其上。系統(tǒng)總線和外設(shè)總線之間用一個(gè)橋接器進(jìn)行連接。其圖如圖所示：AMBA的AHB適用于高性能和告示中頻率的系統(tǒng)模塊。它作為高性能的系統(tǒng)的骨干總線，主要用于連接高性能和高吞吐量設(shè)備之間的連接，如CPU,片上存儲(chǔ)器，DMA設(shè)備和DSP或其他協(xié)處理器設(shè)備等。其主要有如下特性：l 支持多個(gè)總線主設(shè)備控制器；l 支持猝發(fā)，分裂，流水等數(shù)據(jù)傳輸方式；l 單周期總線主設(shè)備控制權(quán)轉(zhuǎn)換；l 32-128位數(shù)據(jù)總線寬度；l 具有訪問保護(hù)機(jī)制，以區(qū)分特權(quán)模式和非特權(quán)模式訪

5、問，指令和數(shù)據(jù)讀取等；l 數(shù)據(jù)猝發(fā)傳輸最大為16段；l 地址空間32位；l 支持字節(jié)，半字和字傳輸3.外部總線外部總線與接口一一相連。3.1 I2C串行接口本系統(tǒng)I2C電路如圖所示I2C串行接口與I2C總線直接相連。IIC(Inter-Integrated Circuit)總線，主要用于同一電路板內(nèi)各集成電路模塊(IC)之間的連接。IIC采用雙向2線制串行數(shù)據(jù)傳輸方式，簡(jiǎn)化IC之間的通信連接。在硬件結(jié)構(gòu)上，它采用數(shù)據(jù)(SDA)和時(shí)鐘(SCL)兩根線來完成數(shù)據(jù)的傳輸及外圍器件的擴(kuò)展，任何一個(gè)具有IIC總線接口的外圍器件，不論其功能差別有多大，都具有相同的電氣接口，因此都可以掛接在總線上，使其連接

6、方式變得十分簡(jiǎn)單。由電路圖中可以看出，本系統(tǒng)由一條串行數(shù)據(jù)線SDA和一條串行時(shí)鐘線SCL組成。I2C 的工作原理如圖所示，主機(jī)在SCL 線上產(chǎn)生自己的時(shí)鐘來傳輸I2C 總線上的數(shù)據(jù)，數(shù)據(jù)只在時(shí)鐘的高電平周期有效，每傳輸一個(gè)數(shù)據(jù)位就產(chǎn)生一個(gè)時(shí)鐘脈沖，數(shù)據(jù)線的高或低電平狀態(tài)只有在SCL 線的時(shí)鐘信號(hào)是低電平時(shí)才能改變，當(dāng)SCL 為高電平時(shí)，SDA 的改變表示“開始”和“停止”狀態(tài)，即SDA 由高電平轉(zhuǎn)入低電平表示開始，該命令必須在其它命令前執(zhí)行；SDA 由低電平轉(zhuǎn)入高電平表示停止?fàn)顟B(tài)，該命令可終止所有通訊。在開始條件后，SCL 低電平期間，SDA 允許變化，每位數(shù)據(jù)需一個(gè)時(shí)鐘脈沖，當(dāng)SCL 為高時(shí)

7、，SDA 必須穩(wěn)定，主控器在應(yīng)答時(shí)鐘脈沖高電平期間釋放SDA 線，轉(zhuǎn)由接收器控制。相同總線上的設(shè)備在收到數(shù)據(jù)后，以置SDA 為低電平的方式對(duì)其確認(rèn)?？偩€不忙時(shí)，數(shù)據(jù)線和時(shí)鐘線保持為高電平。3.2 SPI串行接口由圖可以看出，同步外設(shè)接口（SPI）是一種全雙工同步串行總線。SPI（Serial Peripheral Interface）是一種串行同步通訊協(xié)議，由一個(gè)主設(shè)備和一個(gè)或多個(gè)從設(shè)備組成，主設(shè)備啟動(dòng)一個(gè)與從設(shè)備的同步通訊，從而完成數(shù)據(jù)的交換。SPI 接口由SDI（串行數(shù)據(jù)輸入），SDO（串行數(shù)據(jù)輸出），SCK（串行移位時(shí)鐘），CS（從使能信號(hào)）四種信號(hào)構(gòu)成，CS 決定了唯一的與主設(shè)備通信的

8、從設(shè)備，如沒有CS 信號(hào)，則只能存在一個(gè)從設(shè)備，主設(shè)備通過產(chǎn)生移位時(shí)鐘來發(fā)起通訊。通訊時(shí)，數(shù)據(jù)由SDO 輸出，SDI 輸入，數(shù)據(jù)在時(shí)鐘的上升或下降沿由SDO 輸出，在緊接著的下降或上升沿由SDI 讀入，這樣經(jīng)過8/16 次時(shí)鐘的改變，完成8/16 位數(shù)據(jù)的傳輸。該總線用于與SD,MMC,AUDIO之類的慢速外設(shè)器件通信。SD,MMC接口與SPI相接圖如圖所示：通過上拉電阻與電源相連，同時(shí)通過芯片完成SD/MMC卡對(duì)SPI工作模式的支持。3.3 UART接口Universal Asynchronous Receiver/Transmitter，通用異步接收/發(fā)送裝置。因?yàn)橛?jì)算機(jī)內(nèi)部采用并行數(shù)據(jù)數(shù)

9、據(jù)，不能直接把數(shù)據(jù)發(fā)到RS232等接口，所以必須通過UART整理才能進(jìn)行異步傳輸。其過程為：CPU先把準(zhǔn)備寫入串行設(shè)備的數(shù)據(jù)放到UART的寄存器（臨時(shí)內(nèi)存塊）中，再通過FIFO（First Input First Output，先入先出隊(duì)列）傳送到串行設(shè)備。它提供了RS-232C數(shù)據(jù)終端設(shè)備接口，這樣計(jì)算機(jī)就可以和調(diào)制解調(diào)器或其它使用RS-232C接口的串行設(shè)備通信了。作為接口的一部分，UART還提供以下功能：將由計(jì)算機(jī)內(nèi)部傳送過來的并行數(shù)據(jù)轉(zhuǎn)換為輸出的串行數(shù)據(jù)流。將計(jì)算機(jī)外部來的串行數(shù)據(jù)轉(zhuǎn)換為字節(jié)，供計(jì)算機(jī)內(nèi)部使用并行數(shù)據(jù)的器件使用。在輸出的串行數(shù)據(jù)流中加入奇偶校驗(yàn)位，并對(duì)從外部接收的數(shù)據(jù)流

10、進(jìn)行奇偶校驗(yàn)。在輸出數(shù)據(jù)流中加入啟停標(biāo)記，并從接收數(shù)據(jù)流中刪除啟停標(biāo)記。處理由鍵盤或鼠標(biāo)發(fā)出的中斷信號(hào)（鍵盤和鼠標(biāo)也是串行設(shè)備）。可以處理計(jì)算機(jī)與外部串行設(shè)備的同步管理問題。由電路圖可以看出，UART接口通過TxD0,1,RxD0,1等與RS232接口以及RS485相連實(shí)現(xiàn)異步通信。由SW1開關(guān)設(shè)定說明，當(dāng)S6和S7都為ON 狀態(tài)時(shí)使UART強(qiáng)制時(shí)能。3.4 CAN接口CAN通訊接口圖如圖所示：控制器局域網(wǎng)（CAN）是一個(gè)串行，異步，多主的通信協(xié)議。CAN總線通過CAN收發(fā)器接口芯片82C250的兩個(gè)輸出端CANH和CANL與物理總線相連,而CANH端的狀態(tài)只能是高電平或懸浮狀態(tài),CANL端只

11、能是低電平或懸浮狀態(tài)。這就保證不會(huì)在出現(xiàn)在RS-485網(wǎng)絡(luò)中的現(xiàn)象,即當(dāng)系統(tǒng)有錯(cuò)誤,出現(xiàn)多節(jié)點(diǎn)同時(shí)向總線發(fā)送數(shù)據(jù)時(shí),導(dǎo)致總線呈現(xiàn)短路,從而損壞某些節(jié)點(diǎn)的現(xiàn)象。而且CAN節(jié)點(diǎn)在錯(cuò)誤嚴(yán)重的情況下具有自動(dòng)關(guān)閉輸出功能,以使總線上其他節(jié)點(diǎn)的操作不受影響,從而保證不會(huì)出現(xiàn)象在網(wǎng)絡(luò)中,因個(gè)別節(jié)點(diǎn)出現(xiàn)問題,使得總線處于“死鎖”狀態(tài)。而且,CAN具有的完善的通信協(xié)議可由CAN控制器芯片及其接口芯片來實(shí)現(xiàn),從而大大降低系統(tǒng)開發(fā)難度,縮短了開發(fā)周期3.5 IDE接口IDE（Integrated-Drive-Electronics）接口是現(xiàn)在普遍使用的外部接口，采用16位數(shù)據(jù)并行傳送方式，體積小，數(shù)據(jù)傳輸快。3.6 外部中斷接口外部