電平信號【2】

1、電平是什么?電平電，我們在日常生活、工作中都經(jīng)常用到，但不知道大家對“電平是什么?”是否知道呢？本文收集整理了一些資料，希望本文能對各位讀者有比較大的參考價值。概念“電平”就是指電路中兩點或幾點在相同阻抗下電量的相對比值。這里的電量自然指“電功率”、“電壓”、“電流”并將倍數(shù)化為對數(shù)，用“分貝”表示，記作“dB”。分別記作：10lg(P2/P1)、20lg(U2/U1)、20lg(I2/I1)上式中P、U、I分別是電功率、電壓、電流。 使用“dB”有兩個好處：其一讀寫、計算方便。如多級放大器的總放大倍數(shù)為各級放大倍數(shù)相乘，用分貝則可改用相加。其二能如實地反映人對聲音的感覺。實踐證明，聲音的分貝

2、數(shù)增加或減少一倍，人耳聽覺響度也提高或降低一倍。即人耳聽覺與聲音功率分貝數(shù)成正比。簡介人們在初學(xué)“電”的時候，往往把抽象的電學(xué)概念用水的具體現(xiàn)象進(jìn)行比喻。如水流比電流、水壓似電壓、水阻喻電阻。解釋“電平”不妨如法炮制。我們說的“水平”，詞典中解釋與水平面平行、或在某方面達(dá)到一定高度，引申指事物在同等條件下的比較結(jié)論。如人們常說到張某工作很有水平、李某辦事水平很差。這樣的話都知其含義所在。即指“張某”與“李某”相比而言。故借“水平”來比喻“電平”能使人便于理解。電平目前，電平在當(dāng)代的應(yīng)用可謂是越來越廣泛。綜上所述，本文已為講解電平的概念和簡介，相信大家對電平的認(rèn)識越來越深入，希望本文能對各位讀者

3、有比較大的參考價值。電平信號信號，我們在日常生活、工作中都經(jīng)常用到，但不知道大家對“電平信號”是否知道呢？本文收集整理了一些資料，希望本文能對各位讀者有比較大的參考價值。電平信號TTL電平-規(guī)定范圍電平是個電壓范圍，規(guī)定輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是0.4V。TTL電平-TTL電平定義數(shù)字電路中，由TTL電子元器件組成電路使用的電平。電路的第一代是電子管，第二代是晶體管（Transistor Transistor Lo

4、gic），這段時期，集成電路發(fā)展迅猛，各大廠商競相出臺自己的電平標(biāo)準(zhǔn)，導(dǎo)致各芯片之間的連接出現(xiàn)一些接口電路，這也導(dǎo)致額外的浪費，后來各大生產(chǎn)商統(tǒng)一了晶體管的集成電路的端口電平的范圍，這就是TTL電平！電平信號是什么？TTL電平信號被利用的最多是因為通常數(shù)據(jù)表示采用二進(jìn)制規(guī)定，+5V等價于邏輯"1"，0V等價于邏輯"0"，這被稱做TTL（晶體管-晶體管邏輯電平）信號系統(tǒng)，這是計算機處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。TTL電平信號對于計算機處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是很理想的，首先計算機處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸對于電源的要求不高以及熱損

5、耗也較低，另外TTL電平信號直接與集成電路連接而不需要價格昂貴的線路驅(qū)動器以及接收器電路；再者，計算機處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是在高速下進(jìn)行的，而TTL接口的操作恰能滿足這個要求。TTL型通信大多數(shù)情況下，是采用并行數(shù)據(jù)傳輸方式，而并行數(shù)據(jù)傳輸對于超過 10英尺的距離就不適合了。這是由于可靠性和成本兩面的原因。因為在并行接口中存在著偏相和不對稱的問題，這些問題對可靠性均有影響；另外對于并行數(shù)據(jù)傳輸，電纜以及連接器的費用比起串行通信方式來也要高一些。電平信號知多少？ TTL 和 LVTTL 的轉(zhuǎn)換電平是相同的, TTL 產(chǎn)生于 1970 年代初, 當(dāng)時邏輯電路的電源電壓標(biāo)準(zhǔn)只有 5V 一種

6、, TTL 的高電平干擾容限比低電平干擾容限大. CMOS 在晚十幾年后才形成規(guī)模生產(chǎn), 轉(zhuǎn)換電平是電源電壓的一半. 1990 年代才產(chǎn)生了 3.3V/2.5V 等不同的電源標(biāo)準(zhǔn), 于是重新設(shè)計了一部分 TTL 電路成為 LVTTL.下面總結(jié)一下各電平標(biāo)準(zhǔn)。和新手以及有需要的人共享一下 _.現(xiàn)在常用的電平標(biāo)準(zhǔn)有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，還有一些速度比較高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面簡單介紹一下各自的供電電源、電平標(biāo)準(zhǔn)以及使用注意事項。TTL：Transistor-Tran

7、sistor Logic 三極管結(jié)構(gòu)。Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。因為2.4V與5V之間還有很大空閑，對改善噪聲容限并沒什么好處，又會白白增大系統(tǒng)功耗，還會影響速度。所以后來就把一部分“砍”掉了。也就是后面的 LVTTL。LVTTL又分3.3V、2.5V以及更低電壓的LVTTL(Low Voltage TTL)。3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。2.5V LVTTL： Vcc：2.5V；VOH>=

8、2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。更低的LVTTL不常用就先不講了。多用在處理器等高速芯片，使用時查看芯片手冊就OK了。TTL使用注意：TTL電平一般過沖都會比較嚴(yán)重，可能在始端串22歐或33歐電阻； TTL電平輸入腳懸空時是內(nèi)部認(rèn)為是高電平。要下拉的話應(yīng)用1k以下電阻下拉。TTL輸出不能驅(qū)動CMOS輸入。CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。相對TT

9、L有了更大的噪聲容限，輸入阻抗遠(yuǎn)大于TTL輸入阻抗。對應(yīng)3.3V LVTTL，出現(xiàn)了LVCMOS，可以與3.3V的LVTTL直接相互驅(qū)動。3.3V LVCMOS：Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。2.5V LVCMOS：Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。CMOS使用注意：CMOS結(jié)構(gòu)內(nèi)部寄生有可控硅結(jié)構(gòu)，當(dāng)輸入或輸入管腳高于VCC一定值(比如一些芯片是0.7V)時，電流足夠大的話，可能引起閂鎖效應(yīng)，導(dǎo)致芯片的燒毀。ECL：E

10、mitter Coupled Logic 發(fā)射極耦合邏輯電路標(biāo)準(zhǔn)電平信號現(xiàn)在常用的電平標(biāo)準(zhǔn)有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，還有一些速度比較高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面簡單介紹一下各自的供電電源、電平標(biāo)準(zhǔn)以及使用注意事項。對方答復(fù)TTL：Transistor-Transistor Logic 三極管結(jié)構(gòu)。Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。因為2.4V與5V之間還有很大空閑，對改善噪聲容限并沒什么好處，又會白

11、白增大系統(tǒng)功耗，還會影響速度。所以后來就把一部分“砍”掉了。也就是后面的LVTTL。LVTTL又分3.3V、2.5V以及更低電壓的LVTTL(Low Voltage TTL)。3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。2.5V LVTTL：Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL& lt;=0.7V。更低的LVTTL不常用。多用在處理器等高速芯片，使用時查看芯片手冊就OK了。TTL使用注意：TTL電平一般過沖都會比較嚴(yán)重，可能在

12、始端串22歐或33歐電阻；TTL電平輸入腳懸空時是內(nèi)部認(rèn)為是高電平。要下拉的話應(yīng)用1k以下電阻下拉。TTL輸出不能驅(qū)動CMOS輸入。CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。相對TTL有了更大的噪聲容限，輸入阻抗遠(yuǎn)大于TTL輸入阻抗。對應(yīng)3.3V LVTTL，出現(xiàn)了LVCMOS，可以與3.3V的LVTTL直接相互驅(qū)動。3.3V LVCMOS：Vcc：3.3V；VOH>=3.2V；VOL<=0.1V

13、；VIH>=2.0V；VIL<=0.7V。2.5V LVCMOS：Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。CMOS使用注意：CMOS結(jié)構(gòu)內(nèi)部寄生有可控硅結(jié)構(gòu)，當(dāng)輸入或輸入管腳高于VCC一定值(比如一些芯片是0.7V)時，電流足夠大的話，可能引起閂鎖效應(yīng)，導(dǎo)致芯片的燒毀。ECL：Emitter Coupled Logic 發(fā)射極耦合邏輯電路(差分結(jié)構(gòu))Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。速度快，驅(qū)動能力強，噪聲小，很容易達(dá)

14、到幾百M的應(yīng)用。但是功耗大，需要負(fù)電源。為簡化電源，出現(xiàn)了PECL(ECL結(jié)構(gòu)，改用正電壓供電)和 LVPECL。PECL：Pseudo/Positive ECLVcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64VLVPELC：Low Voltage PECLVcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94VECL、PECL、LVPECL使用注意：不同電平不能直接驅(qū)動。中間可用交流耦合、電阻網(wǎng)絡(luò)或?qū)Ｓ眯酒M(jìn)行轉(zhuǎn)換。以上三種均為射隨輸出結(jié)構(gòu)，必須有電阻拉到一個直流偏置電壓。(如多用于時鐘的LVPECL：直流匹配

15、時用130歐上拉，同時用82歐下拉；交流匹配時用82歐上拉，同時用130歐下拉。但兩種方式工作后直流電平都在1.95V左右。)前面的電平標(biāo)準(zhǔn)擺幅都比較大，為降低電磁輻射，同時提高開關(guān)速度又推出LVDS電平標(biāo)準(zhǔn)。LVDS：Low Voltage Differential Signaling差分對輸入輸出，內(nèi)部有一個恒流源3.5-4mA，在差分線上改變方向來表示0和1。通過外部的100歐匹配電阻(并在差分線上靠近接收端)轉(zhuǎn)換為±350mV的差分電平。LVDS使用注意：可以達(dá)到600M以上，PCB要求較高，差分線要求嚴(yán)格等長，差最好不超過10mil(0.25mm)。100歐電阻離接收端距離

16、不能超過500mil，最好控制在300mil以內(nèi)。其他的一些：CML：是內(nèi)部做好匹配的一種電路，不需再進(jìn)行匹配。三極管結(jié)構(gòu)，也是差分線，速度能達(dá)到3G以上。只能點對點傳輸。GTL：類似CMOS的一種結(jié)構(gòu)，輸入為比較器結(jié)構(gòu)，比較器一端接參考電平，另一端接輸入信號。1.2V電源供電。Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH>=0.85V；VIL<=0.75VPGTL/GTL+：Vcc=1.5V；VOH>=1.4V；VOL<=0.46V；VIH>=1.2V；VIL<=0.8VHSTL是主要用于QDR存儲器的一種電平標(biāo)準(zhǔn)：一般有V

17、&not;CCIO=1.8V和V&not;&not; CCIO=1.5V。和上面的GTL相似，輸入為輸入為比較器結(jié)構(gòu)，比較器一端接參考電平(VCCIO/2)，另一端接輸入信號。對參考電平要求比較高 (1%精度)。SSTL主要用于DDR存儲器。和HSTL基本相同。V&not;&not;CCIO=2.5V，輸入為輸入為比較器結(jié)構(gòu)，比較器一端接參考電平1.25V，另一端接輸入信號。對參考電平要求比較高(1%精度)。HSTL和SSTL大多用在300M以下。RS232采用±12-15V供電，我們電腦后面的串口即為RS232標(biāo)準(zhǔn)。+12V表示0，-12V表

18、示1。可以用MAX3232等專用芯片轉(zhuǎn)換，也可以用兩個三極管加一些外圍電路進(jìn)行反相和電壓匹配。RS485是一種差分結(jié)構(gòu)，相對RS232有更高的抗干擾能力。傳輸距離可以達(dá)到上千米。電平信號差分信號 LVDS1 差分信號差分信號用一個數(shù)值來表示兩個物理量之間的差異。從嚴(yán)格意義上講，所有電壓信號都是差分的，因為一個電壓只能相對于另一個電壓而言。在某些系統(tǒng)里，系統(tǒng) 地被用作電壓基準(zhǔn)點。當(dāng)?shù)刈鳛殡妷簻y量基準(zhǔn)時，這種信號規(guī)劃被稱為單端的。使用該術(shù)語是因信號采用單個導(dǎo)體上的電壓來表示的；另一方面，一個差分信號作用在兩個導(dǎo)體上。信號值是兩個導(dǎo)體間的電壓差。盡管不是非常必要，這兩個電壓的平均值還是會經(jīng)常保持一致

19、。差分信號具有如下優(yōu)點：（1）因為可以控制“基準(zhǔn)”電壓，所以很容易識別小信號。從差分信號恢復(fù)的信號值在很大程度上與地的精確值無關(guān)，而在某一范圍內(nèi)。（2）它對外部電磁干擾（EMI）是高度免疫的。一個干擾源幾乎相同程度地影響差分信號對的每一端。既然電壓差異決定信號值，這樣將忽視在兩個導(dǎo)體上出現(xiàn)的任何同樣干擾。（3）在一個單電源系統(tǒng)，能夠從容精確地處理雙極信號。為了處理單端、單電源系統(tǒng)的雙極信號，必須在地與電源干線之間任意電壓處（通常是中點）建立一個虛地。用高于虛地的電壓表示正極信號，低于虛地的電壓表示負(fù)極信號。必須把虛地正確分布到整個系統(tǒng)里。而對于差分信號，不需要這樣一個虛地，這就使處理和傳播雙極

20、信號有一個高逼真度，而無須依賴虛地的穩(wěn)定性。LVDS、PECL、RS-422等標(biāo)準(zhǔn)都采取差分傳輸方式。2 LVDS總線LVDS(Low Voltage Differential Signaling)是一種小振幅差分信號技術(shù)。LVDS在兩個標(biāo)準(zhǔn)中定義：1996年3月通過的IEEE P1596.3主要面向SCI(Scalable Coherent Interface)，定義了LVDS的電特性，還定義了SCI協(xié)議中包交換時的編碼；1995年11月通過的ANSI/EIA/EIA-644主要定義了LVDS的電特性，并建議655Mbps的最大速率和1.923Gbps的小失真理論極限速率。在兩個標(biāo)準(zhǔn)中都指定

21、了與傳輸介質(zhì)無關(guān)的特性。只要傳輸介質(zhì)在指定的噪聲容限和可允許時鐘偏斜的范圍內(nèi)發(fā)送信號到接收器，接口都能正常工作?？捎糜诜?wù)器、可堆壘集線器、無線基站、ATM交換機及高分辨率顯示等，也可用于通信系統(tǒng)的設(shè)計。2.1 LVDS工作原理圖1為LVDS的原理簡圖，其驅(qū)動器由一個恒流源（通常為3.5mA）驅(qū)動一對差分信號線組成。在接收端有一個高的直流輸入阻抗（幾乎不會消耗電流），幾乎全部的驅(qū)動電流將流經(jīng)100的接收端電阻在接收器輸入端產(chǎn)生約350mV的電壓。當(dāng)驅(qū)動狀態(tài)反轉(zhuǎn)時，流經(jīng)電阻的電流方向改變，于是在接收端產(chǎn)生有效的“0”或“1”邏輯狀態(tài)。2.2 LVDS技術(shù)優(yōu)勢（1）高速度：LVDS技術(shù)的恒流源模式

22、低擺幅輸出意味著LVDS能高速切換數(shù)據(jù)。例如，對于點到點的連接，傳輸速率可達(dá)數(shù)百Mbps。（2）高抗噪性能：噪聲以共模方式在一對差分線上耦合出現(xiàn)，并在接收器中相減從而可消除噪聲。這也是差分傳輸技術(shù)的共同特點。（3）低電壓擺幅：使用非常低的幅度信號（約350mV）通過一對差分PCB走線或平衡電纜傳輸數(shù)據(jù)。LVDS的電壓擺幅是PECL的一半，是RS- 422的1/10；由于是低擺幅差分信號技術(shù)，其驅(qū)動和接收不依賴于供電電壓，因此，LVDS可應(yīng)用于低電壓系統(tǒng)中，如5V、3.3V甚至2.5V。（4）低功耗：接收器端的100阻抗功率僅僅為1.2mV。RS-422接收器端的100阻抗功率為90mV，是LV

23、DS的75倍！LVDS器件采用 CMOS工藝制造，CMOS工藝的靜態(tài)功耗極小。LVDS驅(qū)動器和接收器所需的靜態(tài)電流大約是PECL/ECL器件的1/10。LVDS驅(qū)動器采用恒流源驅(qū)動模式，這種設(shè)計可以減少1cc中的頻率成分。從1cc與頻率關(guān)系曲線圖上可以看到在10MHz100MHz之間，曲線比較平坦；而TTL/CMOS 以及GTL接收器件的動態(tài)電流則隨著頻率地增加呈指數(shù)增長，因為功率是電流的二次函數(shù)，所以動態(tài)功耗將隨著頻率的提高而大幅度提高（見圖2）。（5）低成本：LVDS芯片是標(biāo)準(zhǔn)CMOS工藝實現(xiàn)技術(shù)，集成度高；接收端阻抗小，連線簡單，節(jié)省了電阻電容等外圍元件；低能耗；LVDS總線串行傳輸數(shù)據(jù)

24、，LVDS芯片內(nèi)部集成了串化器或解串器，與并行數(shù)據(jù)互聯(lián)相比，節(jié)省了約50%的電纜、接口及PCB制作成本。此外，由于連接關(guān)系大大簡化，也節(jié)省了空間。（6）低噪聲：由于兩條信號線周圍的電磁場相互抵消，故比單線信號傳輸電磁輻射小得多。恒流源驅(qū)動模式不易產(chǎn)生振鈴和切換尖鋒信號，進(jìn)一步降低了噪聲。綜上所述，本文已為講解電平信號，相信大家對電平信號的認(rèn)識越來越深入，希望本文能對各位讀者有比較大的參考價值ttl電平TTL電平簡介TTL電平內(nèi)容簡介TTL電平信號對于計算機處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是很理想的，首先計算機處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸對于電源的要求不高以及熱損耗也較低，另外TTL電平信號直接

25、與集成電路連接而不需要價格昂貴的線路驅(qū)動器以及接收器電路；再者，計算機處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是在高速下進(jìn)行的，而TTL接口的操作恰能滿足這個要求。TTL型通信大多數(shù)情況下，是采用并行數(shù)據(jù)傳輸方式，而并行數(shù)據(jù)傳輸對于超過10英尺的距離就不適合了。這是由于可靠性和成本兩面的原因。因為在并行接口中存在著偏相和不對稱的問題，這些問題對可靠性均有影響。數(shù)字電路中，由TTL電子元器件組成電路使用的電平。電平是個電壓范圍，規(guī)定輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電

26、平<=0.8V，噪聲容限是0.4V。英文全稱為：transistor transistor logic“TTL集成電路的全名是晶體管-晶體管邏輯集成電路（Transistor- Transistor Logic),主要有54/74系列標(biāo)準(zhǔn)TTL、高速型TTL（H-TTL）、低功耗型TTL（L-TTL）、肖特基型TTL（S-TTL）、低功耗肖特基型TTL（LS-TTL）五個系列。標(biāo)準(zhǔn)TTL輸入高電平最小2V，輸出高電平最小2.4V,典型值3.4V,輸入低電平最大0.8V，輸出低電平最大 0.4V，典型值0.2V。S-TTL輸入高電平最小2V，輸出高電平最小類2.5V，、類2.7V,典型值3

27、.4V,輸入低電平最大0.8V，輸出低電平最大0.5V。LS-TTL輸入高電平最小2V，輸出高電平最小類2.5V，、類2.7V,典型值3.TTL電平基本信息TTL電平信號被利用的最多是因為通常數(shù)據(jù)表示采用二進(jìn)制規(guī)定，+5V等價于邏輯“1”，0V等價于邏輯“0”，這被稱做TTL（晶體管-晶體管邏輯電平）信號系統(tǒng)，這是計算機處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。 TTL電平是什么意思？TTL電平信號被利用的最多是因為通常數(shù)據(jù)表示采用二進(jìn)制規(guī)定，+5V等價于邏輯“1”，0V等價于邏輯“0”，這被稱做TTL（晶體管-晶體管邏輯電平）信號系統(tǒng)，這是計算機處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。 TTL電平信號對于計算機處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是很理想的，首先計算機處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸對于電源的要求不高以及熱損耗也較低，另外TTL電平信號直接與集成電路連接而不需要價格昂貴的線路驅(qū)動器以及接收器電路；再者，計算機處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是在高速下進(jìn)行的，而 TTL接口的操作恰能滿足這個要求。TTL型通信大多數(shù)情況下，是采用并行數(shù)據(jù)傳輸方式，而并行數(shù)據(jù)傳輸對于超過10英尺的距離就不適合了。這是由于可靠性和成本兩面的原因。因為在并行接口中存在著偏相和