一位十進(jìn)制加法器設(shè)計報告

1、精選優(yōu)質(zhì)文檔-傾情為你奉上一位十進(jìn)制加法器設(shè)計報告成員：一位十進(jìn)制加法器1、 實驗?zāi)康模?、進(jìn)一步學(xué)習(xí)組合邏輯電路的設(shè)計方法；2、學(xué)習(xí)相關(guān)芯片的使用；3、學(xué)一位十進(jìn)制加法器的原理，并設(shè)計一個一位十進(jìn)制加法電路。二、設(shè)計原理：利用74HC283芯片，可以實現(xiàn)4為二進(jìn)制數(shù)的相加運(yùn)算，因此，對兩個一位十進(jìn)制數(shù)進(jìn)行加運(yùn)算時，應(yīng)先把十進(jìn)制數(shù)轉(zhuǎn)化成二進(jìn)制數(shù)，即進(jìn)行編碼，然后進(jìn)行加運(yùn)算，編碼采用了兩個8線-3線編碼器串聯(lián)組成的16線-4線編碼器。對求和結(jié)果進(jìn)行輸出時，當(dāng)結(jié)果是一位十進(jìn)制數(shù)時，可以直接輸出，而求和結(jié)果為二位十進(jìn)制數(shù)時，需要將結(jié)果分成十位數(shù)字和個位數(shù)字，分別顯示在兩個七段數(shù)碼顯示器上，這就需要對

2、輸出結(jié)果進(jìn)行處理，設(shè)計時用對要輸出結(jié)果加六，并取后四位作為個位輸出，十位輸出為1。下面分介紹電路各個部分的設(shè)計方法與功能。1、 譯碼部分：電路設(shè)計如圖一，CD4532為8線-3線譯碼器，輸入和輸出端均為高電平有效，即可以把07的十進(jìn)制數(shù)轉(zhuǎn)化為相應(yīng)的二進(jìn)制數(shù)輸出。設(shè)計時用兩片CD4532組成16線-4線譯碼器，當(dāng)要是入一個十進(jìn)制數(shù)時，在相應(yīng)的輸入端加高電平即可。圖一2、 求和部分：求和部分電路設(shè)計如圖二，74HC283為四位二進(jìn)制加法器，輸入和輸出端均為高電平有效，可以對輸入的兩個十進(jìn)制數(shù)轉(zhuǎn)化為的二進(jìn)制數(shù)進(jìn)行求和，其中，C4為進(jìn)位輸出端，當(dāng)輸出結(jié)果超過15時，輸出高電平。圖二3、結(jié)果處理輸出部分

3、：結(jié)果處理輸出部分電路設(shè)計如圖三，CD4585為四位二進(jìn)制比較電路，輸入和輸出端均為高電平有效，用兩片CD4585組成8位二進(jìn)制比較電路，將求和結(jié)果與9比較。當(dāng)結(jié)果小于9時，輸出端輸出為低電平，即輸出為零，利用74HC283，將結(jié)果直接輸出；當(dāng)大于9時輸出為1，對輸出結(jié)果加6，并取后四位作為個位輸出。當(dāng)輸出結(jié)果為1015時，用作加六運(yùn)算的74HC283的C4端輸出為1；當(dāng)結(jié)果為1618時，用作求和的電路C4端輸出為1；當(dāng)結(jié)果為09時，二者輸出均為0；以此可以控制十位輸出1還是0。圖三4、顯示部分：顯示部分即將輸入和求和結(jié)果顯示在七段數(shù)字顯示管上，電路設(shè)計如圖四。74LS48為七段顯示譯碼器，輸入和輸出端均為高電平有效。將74LS48接限流電阻后，接在共陰極七段數(shù)碼顯示器上，便可以將輸出結(jié)果顯示。圖四三、總結(jié)：通過本次仿真實驗，首先學(xué)習(xí)了相關(guān)加法芯片、譯碼芯片、七段數(shù)字譯碼器等芯片的使用，學(xué)習(xí)了組合邏輯電路的設(shè)計方法、思路、過程，而且進(jìn)一步