數(shù)字電子技術(shù)第章自測練習(xí)及習(xí)題解答

1、自測練習(xí)（6.1）14位寄存器需要（ ）個觸發(fā)器組成。2圖6-1中，在CP（ ）時刻，輸入數(shù)據(jù)被存儲在寄存器中，其存儲時間為（ ）。3在圖6-4中，右移操作表示數(shù)據(jù)從（ ）（FF0，F(xiàn)F3）移向（FF0，F(xiàn)F3）。4在圖6-7中，當(dāng)為（ ）電平時，寄存器執(zhí)行并行數(shù)據(jù)輸入操作；574LS194的5種工作模式分別為（ ）。674LS194中，清零操作為（ ）（同步，異步）方式，它與控制信號S1、S1（ ）（有關(guān)，無關(guān)）。774LS194中，需要（ ）個脈沖可并行輸入4位數(shù)據(jù)。874LS194使用（ ）（上邊沿，下邊沿）觸發(fā)。9為了將一個字節(jié)數(shù)據(jù)串行移位到移位寄存器中，必須要（ ）個時鐘脈沖。10一

2、組數(shù)據(jù)10110101串行移位（首先輸入最右邊的位）到一個8位并行輸出移位寄存器中，其初始狀態(tài)為11100100，在兩個時鐘脈沖之后，該寄存器中的數(shù)據(jù)為：（a）01011110 （b）10110101 （c）01111001 （d）00101101142上升沿，1個CP周期3FF0，F(xiàn)F34低5異步清零，右移，左移，保持，并行置數(shù)6異步，無關(guān)718上邊沿9810（c）01111001自測練習(xí)（6.2）1為了構(gòu)成64進制計數(shù)器，需要（ ）個觸發(fā)器。22n進制計數(shù)器也稱為（ ）位二進制計數(shù)器。31位二進制計數(shù)器的電路為（ ）。4使用4個觸發(fā)器進行級聯(lián)而構(gòu)成二進制計數(shù)器時，可以對從0到（ ）的二進制

3、數(shù)進行計數(shù)。5如題5圖中，（ ）為4進制加法計數(shù)器；（ ）為4進制減法計數(shù)器。Q0Q1CP111J>C1 FF01K1J>C1 FF11K題5圖（a）Q0Q1CP111J>C1 FF01K1J>C1 FF11K題5圖（b）6一個模7的計數(shù)器有（ ）個計數(shù)狀態(tài)，它所需要的最小觸發(fā)器個數(shù)為（ ）。7計數(shù)器的模是（ ）。（a）觸發(fā)器的個數(shù)（b）計數(shù)狀態(tài)的最大可能個數(shù)（b）實際計數(shù)狀態(tài)的個數(shù)84位二進制計數(shù)器的最大模是（ ）。（a）16 （b）32 （c）4 （d）89模13計數(shù)器的開始計數(shù)狀態(tài)為0000，則它的最后計數(shù)狀態(tài)是（ ）。162n3觸發(fā)器4155（a），（b）67，

4、37（c）8（a）91100自測練習(xí)（6.3）1與異步計數(shù)器不同，同步計數(shù)器中的所有觸發(fā)器在（ ）（相同，不同）時鐘脈沖的作用下同時翻轉(zhuǎn)。2在考慮觸發(fā)器傳輸延遲的情況下，同步計數(shù)器中各Q輸出端相對于時鐘脈沖的延遲時間（ ）（相同，不同）。3在考慮觸發(fā)器傳輸延遲的情況下，異步計數(shù)器中各Q輸出端相對于時鐘脈沖的延遲時間（ ）（相同，不同）。4采用邊沿JK觸發(fā)器構(gòu)成同步22進制加法計數(shù)器的電路為（ ）。5采用邊沿JK觸發(fā)器構(gòu)成同步22進制減法計數(shù)器的電路為（ ）。6采用邊沿JK觸發(fā)器構(gòu)成同步2n進制加法計數(shù)器，需要（ ）個觸發(fā)器，第一個觸發(fā)器FF0的輸入信號為（ ），最后一個觸發(fā)器FF(n-1) 的

5、輸入信號為（ ）。7采用邊沿JK觸發(fā)器構(gòu)成同步3進制加法計數(shù)器的電路為（ ）。823進制加法計數(shù)器的最大二進制計數(shù)是（ ）。9參看圖6-21所示計數(shù)器，觸發(fā)器FF2為（ ）（最高位，最低位）觸發(fā)器，第2個時鐘脈沖后的二進制計數(shù)是（ ）。10參看圖6-23所示計數(shù)器，其計數(shù)范圍為（ ），它的各輸出波形為（ ）。1 相同2 相同3 不相同Q0Q1CP111J>C1 FF01K1J>C1 FF11K45Q0Q1CP111J>C1 FF01K1J>C1 FF11K6n，J=K=1，JKQ0Q1Q2Qn-271> C1CP1Q1Q0FF0FF11J1K1J1K> C1

6、81119最高位，01010000100，輸出波形略。自測練習(xí)（6.4）174LS161是（ ）（同步，異步）（ ）（二，十六）進制加計數(shù)器。274LS161的清零端是（ ）（高電平，低電平）有效，是（ ）（同步，異步）清零。374LS161的置數(shù)端是（ ）（高電平，低電平）有效，是（ ）（同步，異步）置數(shù)。4異步清零時與時鐘脈沖（ ）（有關(guān)，無關(guān)）；同步置數(shù)時與時鐘脈沖（ ）（有關(guān)，無關(guān)）。574LS161的進位信號RCO為一個（ ）（正，負(fù)）脈沖；在（ ）條件下產(chǎn)生進位信號。6在（ ）條件下，74LS161的輸出狀態(tài)保持不變。（a）CLR=1 （b）LD=1 （c）ET=0 EP=0 （d

7、）ET·EP=0774LS161進行正常計數(shù)時，每來一個時鐘脈沖（ ）（上升沿，下降沿），輸出狀態(tài)加計數(shù)一次。874LS161進行正常計數(shù)時，相對于時鐘脈沖而言，其輸出Q0是（ ）分頻輸出，Q1是（ ）分頻輸出，Q2是（ ）分頻輸出，輸出Q3是（ ）分頻輸出，進位信號RCO是（ ）分頻輸出。974LS192是（ ）（同步，異步）（ ）（二，十）進制可逆計數(shù)器。1074LS192的清零端是（ ）（高電平，低電平）有效，是（ ）（同步，異步）清零。11當(dāng)74LS192連接成加法計數(shù)器時，CPD、CPU 的接法是（ ）。（a）CPU1 CPD=1 （b）CPU1 CPD=CP（c）CPUC

8、P CPD=1 （d）CPUCP CPD=012對于74LS93，將計數(shù)脈沖從CPA輸入，QA連接到CPB時，（ ）（QA，QD，QC，QB）是最高位；（ ）（QA，QD，QC，QB）是最低位。13對于74LS90，將計數(shù)脈沖從CPA輸入，QA連接到CPB時，構(gòu)成（ ）（8421BCD碼，5421BCD碼）十進制加計數(shù)器。這時，（ ）（QA，QD，QC，QB）是最高位；（ ）（QA，QD，QC，QB）是最低位。14對于74LS90，將計數(shù)脈沖從CPB輸入，QD連接到CPA時，構(gòu)成（ ）（8421BCD碼，5421BCD碼）十進制加計數(shù)器。這時，（ ）（QA，QD，QC，QB）是最高位；（ ）（

9、QA，QD，QC，QB）是最低位。1574LS90構(gòu)成8421BCD碼的十進制加計數(shù)器時，（ ）可作為進位信號；它構(gòu)成5421BCD碼的十進制加計數(shù)器時，（ ）可作為進位信號。1674LS90的異步清零輸入端R0(1)、R0(2)是（ ）（高電平，低電平）有效。1774LS90的異步置9輸入端S9(1)、S9(2) 是（ ）（高電平，低電平）有效。1874LS90進行正常計數(shù)時，每來一個時鐘脈沖（ ）（上升沿，下降沿），輸出狀態(tài)加計數(shù)一次。1974LS90進行8421BCD碼加計數(shù)時，相對于時鐘脈沖而言，其輸出QA是（ ）分頻輸出，QB是（ ）分頻輸出，QC是（ ）分頻輸出，輸出QD是（ ）分

10、頻輸出。20采用兩片74LS161，按照異步方式構(gòu)成多進制計數(shù)器時，如果將低位片的進位信號RCO直接連接到高位片的時鐘脈沖輸入端，這樣構(gòu)成的是（ ）進制計數(shù)器。21兩片74LS161構(gòu)成的計數(shù)器的最大模是（ ），如果它的某計數(shù)狀態(tài)為56，其對應(yīng)的代碼為（ ）。22兩片74LS90構(gòu)成的計數(shù)器的最大模是（ ），如果它的某計數(shù)狀態(tài)為56，其對應(yīng)的代碼為（ ）。23在數(shù)字鐘電路中，24進制計數(shù)器（ ）（可以，不可以）由4進制和6進制計數(shù)器串接構(gòu)成。24在數(shù)字鐘電路中，60進制計數(shù)器（ ）（可以，不可以）由6進制和10進制計數(shù)器串接構(gòu)成。1同步，二或者十六均對。2低電平，異步3低電平，同步4無關(guān)，有關(guān)

11、5正，輸出端均為16（a）、(b)、(d)7上升沿82，4，8，169同步，十進制10高電平，異步11(c)12 QD，QA138421BCD碼，QD，QA145421BCD碼。QA，QB15QD，QA16高電平17高電平18下降沿192，5，10，1020256，但計數(shù)狀態(tài)順序發(fā)生了變化。21256，0011100022100，0101011023不可以24可以習(xí)題串行數(shù)據(jù)輸入 SRG12CPD> C1串行數(shù)據(jù)輸出串行數(shù)據(jù)輸入CP123491011125678習(xí)題6.1圖6.2 試用3片74LS194構(gòu)成12位雙向移位寄存器。6.3 試用負(fù)邊沿D觸發(fā)器構(gòu)成異步8進制加法計數(shù)器電路，并畫

12、出其輸出波形。6.4 試用負(fù)邊沿JK觸發(fā)器構(gòu)成異步16進制減法計數(shù)器電路，并畫出其輸出波形。6.5 試用正邊沿D觸發(fā)器構(gòu)成異步5進制加法計數(shù)器電路，并畫出其輸出波形。6.6 試用負(fù)邊沿JK觸發(fā)器構(gòu)成同步16進制加法計數(shù)器電路，并畫出其輸出波形。6.7 試用負(fù)邊沿JK觸發(fā)器構(gòu)成同步6進制加法計數(shù)器電路，并畫出其輸出波形。6.8 采用反饋清零法，利用74LS161構(gòu)成同步10進制加法計數(shù)器，并畫出其輸出波形。6.9 采用反饋置數(shù)法，利用74LS161構(gòu)成同步加法計數(shù)器，其計數(shù)狀態(tài)為10011111。6.10采用反饋清零法，利用74LS192構(gòu)成同步8進制加法計數(shù)器。6.11采用反饋置數(shù)法，利用74

13、LS192構(gòu)成同步減法計數(shù)器，其計數(shù)狀態(tài)為00011000。6.12 試分析習(xí)題6.12圖中所示電路，畫出它的狀態(tài)轉(zhuǎn)換圖，并說明它是幾進制計數(shù)器。6.13試分析習(xí)題6.13圖中所示電路，畫出它的狀態(tài)轉(zhuǎn)換圖，并說明它是幾進制計數(shù)器。1 1 0ET Q3 Q2 Q1 Q0EP D3 D2 D1 D074LS161CPLDRCOCLR11計數(shù)脈沖1習(xí)題6.12圖11 0 0 1ET Q3 Q2 Q1 Q0EP D3 D2 D1 D074LS161CPLDRCOCLR11計數(shù)脈沖1習(xí)題6.13圖6.14采用反饋清零法，利用74LS93構(gòu)成異步10進制加法計數(shù)器，并畫出其輸出波形。6.15采用反饋清零法

14、，利用74LS90按8421BCD碼構(gòu)成9進制加法計數(shù)器，并畫出其輸出波形。6.16采用反饋置9法，利用74LS90按8421BCD碼構(gòu)成9進制加法計數(shù)器，并畫出其輸出波形。6.17利用74LS90按5421BCD碼構(gòu)成7進制加法計數(shù)器，并畫出其輸出波形。6.18分析習(xí)題6.18圖中所示電路。畫出它的狀態(tài)轉(zhuǎn)換圖，并說明它是幾進制計數(shù)器。習(xí)題6.18圖6.19利用兩片74LS161構(gòu)成同步24進制加法計數(shù)器，要求采用兩種不同的方法。6.20利用兩片74LS90構(gòu)成8421BCD碼的異步24進制加法計數(shù)器，并比較它與上題中的24進制加法計數(shù)器之間輸出狀態(tài)的差別。6.21分析習(xí)題6.21圖中所示電路

15、。畫出它的狀態(tài)轉(zhuǎn)換圖，并說明它是幾進制計數(shù)器。 習(xí)題6.21圖6.22分析習(xí)題6.22圖中所示電路。畫出它的狀態(tài)轉(zhuǎn)換圖，說明它是幾進制計數(shù)器。比較習(xí)題6.22圖與習(xí)題6.21圖中所示電路，兩者有何不同？習(xí)題6.22圖6.23分析習(xí)題6.23圖中所示電路，（1）數(shù)據(jù)輸出端（Q端）由高位到低位依次排列的順序如何？（2）畫出狀態(tài)轉(zhuǎn)換圖，分析該電路構(gòu)成幾進制計數(shù)器。（3）該電路輸出一組何種權(quán)的BCD碼？（4）若將該計數(shù)器的輸出端按QHQGQFQE 的順序接到8421BCD碼的譯碼顯示電路中，在CP作用下依次顯示的十進制數(shù)是多少？ QE QF QG QHCPB 74LS90 R0(1) R0(2) S9

16、(1) S9(2) CPA計數(shù)脈沖CP習(xí)題6.23圖解答6.1 6.2Q8 Q9 Q10 Q1174LS194D8 D9 D10 D11左移串行輸入SRSLSQ0Q1S0D3D2D1D0Q2Q3RD1DD>CPQ0 Q1 Q2 Q3Q4 Q5 Q6 Q7右移串行輸入SRSLSQ0Q1S0D3D2D1D0Q2Q3RD1DD>CPSRSLSQ0Q1S0D3D2D1D0Q2Q3RD1DD>CP清零CPS1S0D0 D1 D2 D3D4 D5 D6 D774LS19474LS194> C11DQ2CP> C11DQ1Q0> C11DFF0FF16.3Q0Q1CP11

17、1J>C1 FF01K1J>C1 FF11KQ2Q3111J>C1 FF21K1J>C1 FF31K6.46.5 采用反饋清零法實現(xiàn)：需要3個觸發(fā)器，可在3位二進制加法計數(shù)器的基礎(chǔ)上實現(xiàn)它。Q2Q1Q000再循環(huán)正常的下一個狀態(tài)0001100101110111負(fù)邊沿D觸發(fā)器構(gòu)成的異步五進制加法計數(shù)器如下： FF2> C11DQ0Q1CPSDRD> C11DSDRD> C11DFF0FF1&SDRDQ2若采用正邊沿D觸發(fā)器，只需將上圖中各觸發(fā)器改為正邊沿D觸發(fā)器，且FF1、FF2的CP分別接到FF0 、FF1的輸出端即可。6.6 > C1F

18、F3FF21J1K> C1CP1FF0FF11J1K1J1K> C1&Q2Q1Q01J1K&6.7采用3個JK觸發(fā)器構(gòu)成該計數(shù)器。同步六進制加法計數(shù)器的計數(shù)狀態(tài)真值表如表所示，通過“觀察”法可確定各個觸發(fā)器的輸入信號：J0K01；Q1只在Q01的下一個時鐘脈沖到來時才翻轉(zhuǎn)。則可確定FF1的輸入信號為：J1K1Q0Q2只在Q11和Q01的下一個時鐘脈沖到來時翻轉(zhuǎn)，或者在Q21和Q01時改變。故FF2的輸入信號為：J2K2Q0Q1Q2 Q1由此可畫出同步六進制加法計數(shù)器的電路：> C1> C1FF2Q2Q1Q0CP1FF0FF11J1K1J1K1J1K>

19、; C1&1&6.8Q3Q2Q1Q000000001001000110100010101100111100010011010101111001101111011111010過渡狀態(tài)計數(shù)脈沖Q2Q1Q00000100120103011410051016000&ET Q3 Q2 Q1 Q0EP D3 D2 D1 D074LS161CPLDRCOCLR11計數(shù)脈沖16.9Q3Q2Q1Q00000000100100011010001010110011110001001101010111100110111101111&ET Q3 Q2 Q1 Q0EP D3 D2 D1 D

20、074LS161CPLDRCOCLR11計數(shù)脈沖11 0 0 1Q3Q2Q1Q000000001001000110100010101100111100010011000過渡狀態(tài)6.101計數(shù)脈沖LDCOBO Q3 Q2 Q1 Q0 74LS192CPUCLRCPDD3 D2 D1 D06.11Q3Q2Q1Q000000001001000110100010101100111100010010000過渡狀態(tài)1 0 0 001LDCOBO Q3 Q2 Q1 Q0 74LS192CPUCLRCPDD3 D2 D1 D0 計數(shù)脈沖6.12 Q3Q2Q1Q0000001100111100011101111

21、LD=0LD=0為6進制計數(shù)器。6.13LD=0Q3Q2Q1Q00000000100100011010001010110011110001001101010111100110111101111為7進制計數(shù)器。6.14 略6.15 QA QB QC QDCPB 74LS90 R0(1) R0(2) S9(1) S9(2) CPA計數(shù)脈沖CP6.16QDQCQBQA00000001001000110100010101100111100010011000過渡狀態(tài) QA QB QC QDCPB 74LS90 R0(1) R0(2) S9(1) S9(2) CPA計數(shù)脈沖CP&6.17 若采用反饋清零法，5421BCD碼狀態(tài)轉(zhuǎn)換圖為：QAQDQCQB00000001001000110100100010011010101111001010過渡狀態(tài) QA QB QC QDCPB 74LS90 R0(1) R0(2) S9(1) S9(2) CPA計數(shù)脈沖CP6.18QDQCQBQA00000001001000110100010101100111100010010110過渡狀態(tài)為6進制842