四位數(shù)值比較器_第1頁
四位數(shù)值比較器_第2頁
四位數(shù)值比較器_第3頁
四位數(shù)值比較器_第4頁
四位數(shù)值比較器_第5頁
已閱讀5頁,還剩4頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、四位數(shù)值比較器班級: 電子信息工程(2)班 姓名: 林賢款 學(xué)號: Xb13610208 時(shí)間: 2015.122015.12 一、實(shí)驗(yàn)?zāi)康摹?、設(shè)計(jì)四位二進(jìn)制碼比較器,并在QuantusII上進(jìn)行仿真。 2、掌握VHDL設(shè)計(jì)實(shí)體的基本結(jié)構(gòu)及文字規(guī)則。二、實(shí)驗(yàn)要求。1、用VHDL語言編寫四位二進(jìn)制碼 比較器的源文件;    2、對設(shè)計(jì)進(jìn)行仿真驗(yàn)證;三、實(shí)驗(yàn)原理。本實(shí)驗(yàn)實(shí)現(xiàn)要實(shí)現(xiàn)兩個(gè)4位二進(jìn)制碼的比較器。即當(dāng)輸入為兩個(gè)4位二進(jìn)制碼 和 時(shí), 輸出為M(A=B),G(A>B)和L(A<B)(如右圖所示)。用高低電平開關(guān)作為輸入

2、,發(fā)光二極管作為輸出。當(dāng)A=B時(shí),M處接的二極管亮;當(dāng)A>B時(shí),G處接的二極管亮;當(dāng)A<B時(shí),L處接的二極管亮。具體管腳安排根據(jù)試驗(yàn)系統(tǒng)的實(shí)際情況自行定義。四、實(shí)驗(yàn)器材。1、EDA開發(fā)軟件一臺;2、裝有QuantusII軟件電腦一臺。五、實(shí)驗(yàn)步驟。1、打開軟件??旖莨ぞ邫冢禾峁┰O(shè)置(setting),編譯(compile)等快捷方式,方便用戶使用,用戶也可以在菜單欄的下拉菜單找到相應(yīng)的選項(xiàng)。 菜單欄:軟件所有功能的控制選項(xiàng)都可以在其下拉菜單中找到。 信息欄:編譯或者綜合整個(gè)過程的詳細(xì)信息顯示窗口,包括編譯通過信息和報(bào)錯(cuò)信息。2、新建工程。(1) 選擇F

3、ile菜單下New Project Wizard。 (2) 輸入工作目錄和項(xiàng)目名稱。 (3) 加入已有的設(shè)計(jì)文件到項(xiàng)目,可以直接選擇Next,設(shè)計(jì)文件可以在設(shè)計(jì)過程中加入。 (4) 選擇設(shè)計(jì)器件。 (5) 選擇第三方EDA綜合、仿真和時(shí)序分析工具。 (6) 建立項(xiàng)目完成,顯示項(xiàng)目概要。 3、添加文件(file>new> VHDL file),新建完成之后要先保存。4、編寫程序(原程序如下a所述)。5、檢查語法(點(diǎn)擊工具欄的這個(gè)按鈕 )。6、鎖定引腳,點(diǎn)擊工具欄的(如下管腳分配所述)。六、實(shí)驗(yàn)結(jié)

4、果。1、編譯結(jié)果無誤圖。2、仿真波形圖: 當(dāng)=1011,=1101時(shí),A<B,L為高電平,即L=1。3、管腳分配圖。 查找開發(fā)板管腳分配圖,按照規(guī)定給相應(yīng)輸入輸出端分配管腳,分配要合理、方便觀察結(jié)果。七、實(shí)驗(yàn)心得。本次實(shí)驗(yàn)中,自己進(jìn)一步理解了比較器的原理。當(dāng)A、B輸入端分別輸入任意的電平時(shí),會進(jìn)行一個(gè)比較。若A<B時(shí),則L輸出端接的發(fā)光二極管亮;A>B時(shí),則G輸出端接的發(fā)光二極管亮;A=B時(shí),則M輸出端接的發(fā)光二極管亮。輸出結(jié)果要寫一個(gè)完整的,健壯的程序,必須考慮完全,并且要使程序的可綜合性強(qiáng),最主要的一點(diǎn)是要勤動(dòng)手,多寫程序,多思,才能有所提高。知道了學(xué)以致用的重要性,學(xué)的

5、很多知識不運(yùn)用不能是真正的掌握,這一點(diǎn)在我身上很是有所體現(xiàn)。四位比較器VHDL源文件:  library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity comp4 is  port (A:in std_logic_vector(3 downto 0);&#

6、160; B:in std_logic_vector(3 downto 0);    M,G,L:out std_logic); end comp4; architecture behave of comp4 is begin  p1: process(A,B)   beginif (A>B) then G<='1'M<='0'L<='0'    elsif (A<B) then G<='0'M<='0'L<='1'    elsif (A=B) then G<='0'M<='1'L<='0'    else G<=&#

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論