用FPGA實(shí)現(xiàn)VGA顯示

1、用FPGA實(shí)現(xiàn)VGA顯示大連遼無二電器有限公司劉碩（船用導(dǎo)航雷達(dá)分會(huì)技術(shù)交流論文）摘要：本文介紹了一種用FPGA結(jié)合DDR SDRAM和單片機(jī)，在VGA顯示器上顯示 字符、圖形信息的方法。本設(shè)計(jì)克服了單片機(jī)系統(tǒng)信息輸出功能薄弱的鐵點(diǎn)，為單 片機(jī)和其他嵌入式系統(tǒng)的信息輸出提供了 一個(gè)解決方案，使得其應(yīng)用范圍更加廣闊。 關(guān)鍵字:FPGA DDR SDRAM VHDL Hsync Vsync1 VGA顯示控制器的實(shí)現(xiàn)PC機(jī)在VGA的顯示器（通常包括CRT和液晶顯示器）上的信息顯示是通過顯卡完成的。 單片機(jī)在VGA顯示器上顯示信息同樣需要類似的模塊來輔助，因此我們?cè)O(shè)計(jì)了和顯卡功能 相似的VGA顯示控制

2、器來輔助單片機(jī)在VGA顯示器上顯示信息。下面介紹640 x 480分辨 率、60HZ刷新率的通用VGA顯示控制器的設(shè)計(jì)方法,并說明FPGA如何在VGA接口的顯示 器上顯示信息。1.1 VGA時(shí)序產(chǎn)生模塊的設(shè)計(jì)要實(shí)現(xiàn)VGA顯示控制器的功能,首先需要了解VGA信號(hào)的參數(shù)和時(shí)序。根據(jù)VCA時(shí) 序,本論文研究并實(shí)現(xiàn)了 VGA顯示控制器，設(shè)計(jì)中用4bit代表一個(gè)象素,640 X 480分辨率需 要150K字節(jié)的內(nèi)存。象素時(shí)鐘頻率的選擇與VGA監(jiān)視器的刷新頻率和分辨率相關(guān),60HZ 刷新率時(shí)，象索時(shí)鐘頻率為25MHZ,其計(jì)算公式為：時(shí)鐘頻率=（行象素?cái)?shù)+行消隱點(diǎn)數(shù)）x（ 場(chǎng)行數(shù)+消隱行數(shù)）x刷新率。圖1.

3、1 VGA時(shí)序圖I. I為VGA信號(hào)的時(shí)序c每一顯示行的時(shí)間為800個(gè)象素時(shí)鐘周期每場(chǎng)包括521 行°行同步脈沖的寬度為96個(gè)象素時(shí)鐘周期，場(chǎng)同步脈沖的寬度為2行。在行同步信號(hào) Hsync的行同步期可及其前肩（16CLK）和后肩（48CLK）,消隱信號(hào)blank為低電平，表示消隱 期.在場(chǎng)同步信號(hào)Vgynr的場(chǎng)同步期間及其前肩（10行）和后肩（29行）.消隱信號(hào)blank同樣 為低電平,表示消隱期。1.2視頻同步信號(hào)的生成產(chǎn)生同步信號(hào)的時(shí)鐘應(yīng)當(dāng)是點(diǎn)時(shí)鐘經(jīng)分頻而來，分頻數(shù)應(yīng)為2、4、8,按照2的指數(shù)來選 取,這樣對(duì)于向串行器傳送視頻數(shù)據(jù)的電路設(shè)計(jì)比較方便。行同步計(jì)數(shù)器I行同步頭計(jì)數(shù)器:

4、決定行同步頭的寬度2行正程計(jì)數(shù)器:決定行周期的寬度3這兩個(gè)計(jì)數(shù)器都采取減計(jì)數(shù)，當(dāng)同步頭計(jì)數(shù)器減到0'時(shí)，停1E計(jì)數(shù)，并帝新裝入預(yù)制 值并使行正程計(jì)數(shù)器開始計(jì)數(shù),當(dāng)行正程計(jì)數(shù)器計(jì)到0'時(shí)，停止，并重新裝入預(yù)制值，并使 行同步頭計(jì)數(shù)器開始計(jì)數(shù)。這樣就可以形成連續(xù)的行同步信號(hào)。場(chǎng)同步計(jì)數(shù)器1場(chǎng)同步頭計(jì)數(shù)器:決定場(chǎng)同步頭的寬度2場(chǎng)正程計(jì)數(shù)器:決定場(chǎng)正程的寬度3逐行掃描:場(chǎng)同步頭與行同步頭同時(shí)開始，也是減計(jì)數(shù)，當(dāng)同步頭計(jì)數(shù)器減到'0,時(shí)，停 止計(jì)數(shù)，重新裝入預(yù)制值，并使場(chǎng)正程計(jì)數(shù)器開始計(jì)數(shù)，當(dāng)場(chǎng)正程計(jì)數(shù)器計(jì)到0,時(shí)，停止，重 新裝人挾制值，并使場(chǎng)同步頭計(jì)數(shù)器開始計(jì)數(shù)。這樣就可以形

5、成連續(xù)的，與行冋步信號(hào)滿足 2.1.3時(shí)序中所規(guī)定關(guān)系的場(chǎng)同步信號(hào)。顯示有效信號(hào)的生成1行有效起始計(jì)數(shù)器:決定從行正程開始到行有效開始的區(qū)間。與行正程同時(shí)開始減計(jì) 數(shù)，計(jì)到'0'時(shí)，重裝預(yù)制值，并啟動(dòng)行有效計(jì)數(shù)器。2行有效計(jì)時(shí)器:決定以行中有效的現(xiàn)實(shí)區(qū)間。在行有效起始計(jì)數(shù)器計(jì)到'0'后，開始滅 計(jì)數(shù)，計(jì)到時(shí),停止。3場(chǎng)有效信號(hào)的生成與行有效信號(hào)的生成類似,不同之處在于:含有效對(duì)時(shí)鐘計(jì)數(shù)，而場(chǎng) 有效對(duì)行同步計(jì)數(shù),但是所用時(shí)鐘與行有效是一樣的。1.3 VGA視頻信號(hào)的輸岀視頻信號(hào)只有在行正程和場(chǎng)正程期間才可以輸岀，是具體的要求來確定視頻信號(hào)的有效 期，通常小于行正程

6、的時(shí)間。”心 口 口 n 】 口 門 口 門ri 廠f譏小 _JvU fViA打圖1.2船用導(dǎo)航雷達(dá)總第88期12 2視頻存儲(chǔ)器接的實(shí)現(xiàn)2I視頻存儲(chǔ)器的時(shí)序*林有墳偉號(hào)&禾.毛該區(qū)»» (DRAM) I"圖2.】a）由于本設(shè)計(jì)采用的是動(dòng)態(tài)存儲(chǔ)器，所以其刷新時(shí)序應(yīng)當(dāng)安排在顯示的無效區(qū),這樣時(shí) 序容易實(shí)現(xiàn)。b）在顯示的有效區(qū),將預(yù)先輸出到串行器的視頻數(shù)據(jù)在點(diǎn)時(shí)鐘的作用下輸岀到視頻D/A 電路，然后在顯示有效期輸出，應(yīng)當(dāng)保證將數(shù)據(jù)從存儲(chǔ)器轉(zhuǎn)移到串行器的速度足夠快。c）在刷新和加載顯示數(shù)據(jù)以外的時(shí)間里,可以向存儲(chǔ)器寫入顯示數(shù)據(jù)（圖形、字符等）。d）傳送區(qū)間在行周期

7、內(nèi)的位置:一行數(shù)據(jù)顯示的第一次數(shù)據(jù)傳送應(yīng)發(fā)生在顯示有效開始 之前,隨后的傳送根據(jù)串行器的大小和存儲(chǔ)器的速度來確定。一行傳送1次Cr圖2.2在傳送時(shí)間Tt內(nèi).應(yīng)當(dāng)完成整個(gè)以行的顯示數(shù)據(jù)的高速傳送，例如:一行要顯示1024點(diǎn)， 每點(diǎn)數(shù)據(jù)4比持，那么，在Ti內(nèi)應(yīng)當(dāng)完成512個(gè)字節(jié)的數(shù)據(jù)傳送，如果數(shù)據(jù)線寬度為16比特， 那么需要傳送256個(gè)地址的內(nèi)容，假設(shè)存儲(chǔ)器的訪問周期為20ns,那么Tt就應(yīng)當(dāng)大于等于 5.12uso有些情況下，例如串行器的深度不夠存儲(chǔ)一行的顯示數(shù)據(jù)，或者存儲(chǔ)器的訪問速度較慢， 訪問時(shí)間太長(zhǎng)，不能一次傳送一行上所有的數(shù)據(jù)。如圖2.3所示，當(dāng)傳送時(shí)間較長(zhǎng)時(shí)（4Tt）,已經(jīng)影響了顯示時(shí)

8、序，而采用多次傳送可以解決 這個(gè)問題，當(dāng)然也可以采用雙口 FIFO來解決這個(gè)問題；當(dāng)串行器的深度小的時(shí)候也只能這樣處理了 °I n1“1 ri ni5 V |1圖2.32.2視頻合成：在同步信號(hào)作用下產(chǎn)生的數(shù)字視頻時(shí)序，并根據(jù)堆終的信號(hào)要求進(jìn)行調(diào)整，以形成實(shí)際的 輸岀信號(hào)，這種調(diào)整通常包括用點(diǎn)時(shí)鐘對(duì)視頻信號(hào)以及視頻同步信號(hào)進(jìn)行同步緩沖和延時(shí)、脈 寬調(diào)整。2.3傳送期間地址的生成：在傳送數(shù)據(jù)的過程中需要從制定的存儲(chǔ)地址開始將連續(xù)數(shù)個(gè)存儲(chǔ)單元的數(shù)據(jù)傳送到 串行器中。這個(gè)地址是與當(dāng)前場(chǎng)中所掃描的行的位置相關(guān)的。存儲(chǔ)器的組織如下:一個(gè)存儲(chǔ) 單元對(duì)應(yīng)屏幕上一點(diǎn).11 x9點(diǎn)陣顯示的存儲(chǔ)器組織。

9、圖2.4圖2.4所示的存儲(chǔ)器組織方式是可以的，但是通常存儲(chǔ)器中一行的存儲(chǔ)單元數(shù)通常是 2的指數(shù)關(guān)系，像2、4、8、16、128、512等等,這樣方便設(shè)計(jì)的實(shí)現(xiàn)°而且這種存儲(chǔ)結(jié)構(gòu)所對(duì)應(yīng) 船用導(dǎo)航雷達(dá)總第88覇_ 14 _的顯示畫而通常比顯示所能顯示的畫面大，顯示器上的顯示內(nèi)容就像是在大的畫面上用一個(gè) 取景框在其上選擇一個(gè)矩形的窗LI。下面的圖示就是這種存儲(chǔ)器的組織方式,我們以16x16 點(diǎn)的存儲(chǔ)器對(duì)應(yīng)12x9的顯示器作為例子，圖中存儲(chǔ)器結(jié)構(gòu)那部分中，小格子里的數(shù)是16進(jìn) 制的，代表存儲(chǔ)單元的地址c 12x9的屏幕顯示在存儲(chǔ)器（4.2）到（e.d）的位置開了一個(gè)窗. 每次傳送顯示數(shù)據(jù)吋是

10、從相應(yīng)行的第3列開始的，傳送12個(gè)存儲(chǔ)單元的內(nèi)容。存儲(chǔ)器的地 址排列實(shí)際上與5.3.1. 1圖中是一樣的都是線性排列的,這里只是為了解釋屏幕顯示內(nèi)容是 所存儲(chǔ)圖象的一個(gè)窗口而將其表示為2維陣列。圖2.5 一個(gè)存儲(chǔ)單元內(nèi)對(duì)應(yīng)多個(gè)點(diǎn)的數(shù)據(jù):這種悄況下，存儲(chǔ)器的整個(gè)組織結(jié)構(gòu)類似于上圖的描 述,不同之處在于屏幕上的一個(gè)點(diǎn)只對(duì)應(yīng)存儲(chǔ)單元的一部分，這就牽涉到如何對(duì)應(yīng)的問題。通 常存儲(chǔ)器的寬度為8bit、16bii、32bii等,屏幕上一點(diǎn)所對(duì)應(yīng)的數(shù)據(jù)寬度也有1 ibt、2bit、4bit、8bit 等其對(duì)應(yīng)方式一般有如下兩種我們以存儲(chǔ)器寬度為點(diǎn)對(duì)應(yīng)4bit為例：(GAP 元圖2.6屏第上的點(diǎn)hitbil

11、AFnt圖2.7當(dāng)一個(gè)存儲(chǔ)單元對(duì)應(yīng)多個(gè)點(diǎn)時(shí)繪制圖形時(shí)地址增懺以及屏蔽模式要相應(yīng)的調(diào)整。以 圖2.6為例，應(yīng)當(dāng)按照每個(gè)地址16bit來設(shè)置存儲(chǔ)器寬度，然后按每點(diǎn)4bii來進(jìn)行繪圖時(shí)的地 址和位屏蔽模式汁算，最后根據(jù)計(jì)算出的位屏蔽模式進(jìn)行擴(kuò)展，在該地址上進(jìn)行相應(yīng)的存儲(chǔ)訪 問完成圖形的繪制。3實(shí)現(xiàn)本設(shè)計(jì)用XILINX公司的spartan?系列FPCA來實(shí)現(xiàn)，采用VHDL語(yǔ)言作為輸入工具。本 文的創(chuàng)新點(diǎn)是用FPGA結(jié)合單片機(jī)實(shí)現(xiàn)了對(duì)VGA顯示器控制.使單片機(jī)可以在VGA接口的 顯示器上顯示圖形、文字信息。本設(shè)計(jì)克服了單片機(jī)控制系統(tǒng)的信息顯示功能薄弱的缺點(diǎn)，使 其在發(fā)揮控制功能優(yōu)勢(shì)的基礎(chǔ)上，還具有了實(shí)用的顯示功