DSP調(diào)制解調(diào)系統(tǒng)設計要點

1、DSP系統(tǒng)課程設計調(diào)制解調(diào)器系統(tǒng)設計引言-1-一、設計目的和任務-1-二、設計內(nèi)容與要求-2-三、設計方案-2-3.1、 系統(tǒng)整體的結構圖-2-3.2、 工作原理-3-3.2.1 .調(diào)制-4-3.2.2 .解調(diào)-4-3.3、 硬件原理圖-6-四、系統(tǒng)實現(xiàn)-12-4.1、 硬件部分-12-4.2、 軟件部分-12-4.2.1、 調(diào)制程序-12-4.2.2、 解調(diào)程序-15-4.3、 結語-21-五、心得體會-22-引言FSK（Frequency-shiftkeying）:頻移鍵控頻移鍵控是利用載波的頻率變化來傳遞數(shù)字信息。它是利用基帶數(shù)字信號離散取值特點去鍵控載波頻率以傳遞信息的一種數(shù)字調(diào)制技術

2、。是信息傳輸中使用得較早的一種調(diào)制方式，它的主要優(yōu)點是：實現(xiàn)起來較容易，抗噪聲與抗衰減的性能較好。在中低速數(shù)據(jù)傳輸中得到了廣泛的應用。最常見的是用兩個頻率承載二進制1和0的雙頻FSK系統(tǒng)，即2FSK系統(tǒng)。二進制頻移鍵控（2-FSK）頻移鍵控是利用兩個不同頻率fl和f2的振蕩源來代表信號1和0,用數(shù)字信號的1和0去控制兩個獨立的振蕩源交替輸出。技術上的FSK有兩個分類，非相干和相干的FS冗在非相干的FSK,瞬時頻率之間的轉移是兩個分立的頻率。在另一方面，在相干頻移鍵控或二進制的FSK,是沒有間斷期在輸出信號。在數(shù)字化時代，電腦通信在數(shù)據(jù)線路（電話線、網(wǎng)絡電纜、光纖或者無線媒介）上進行傳輸，就是用

3、FSK®制信號進行的，即把二進制數(shù)據(jù)轉換成FSKB號傳輸，反過來又將接收到的FSKW號解調(diào)成二進制數(shù)據(jù)，并將其轉換為用高，低電平所表示的二進制語言，這是計算機能夠直接識別的語言。隨著現(xiàn)代通信技術的發(fā)展，軟件化的通信思想趨于成熟。用DS函片或者通用CPUS片作為無線通信的硬件平臺，而盡可能多的用軟件來實現(xiàn)通信功能，是現(xiàn)代通信領域廣泛使用的方法。隨著DSP5片性價比的提高，其在通信、自動控制、儀器儀表等許多領域的應用也越來越廣泛。一、設計目的和任務目的：通過本課程的實踐，能進一步掌握高級語言程序設計基本概念，掌握基本的程序設計方法；通過設計一個完整的小型程序，初步掌握開發(fā)軟件所需的需求定

4、義能力、功能分解能力和程序設計能力、代碼調(diào)試技能；學習編寫軟件設計文檔；為未來的軟件設計打下良好的基礎。DSP系統(tǒng)課程設計是一項實踐性和綜合性都比較強的課程。通過本課程的學習，可以掌握典型DSP5片的結構、原理和典型應用，既能鞏固數(shù)字信號處理基礎、DSP®理及應用、通信原理中相關的基礎理論知識，又為日后從事相關系統(tǒng)開發(fā)設計奠定一定的基礎。任務：利用所學知識，設計一個基于DSP的二進制頻移鍵控（2FSK調(diào)制解調(diào)系統(tǒng)。了解掌握2FSK調(diào)制與解調(diào)原理，熟悉Protel99、CCS2.2等軟件開發(fā)環(huán)境，完成對2FSKH制與解調(diào)電路設計和仿真，分析仿真結果。二、設計內(nèi)容與要求繪制具備ADft能

5、的DSP1小系統(tǒng)電路圖，設計基于DSPJ2FS明制解調(diào)程序。設計2FSKM制解調(diào)的DS程序，并給出相應的仿真結果。1 .了解和熟悉DS除合試驗箱的結構原理和設置；存儲器、邏輯控制等模塊的原理和配置。2 .開發(fā)工具熟悉DSPF發(fā)系統(tǒng)的連接；進一步熟悉CCS2.2FF發(fā)環(huán)境的使用方法。3 .DS圖構進一步熟悉DSP勺硬件構造，特別是DS科圍存儲單元及接口電路的設計。4 .DSRR小系統(tǒng)設計繪制DSPR小系統(tǒng)電路圖：外圍存儲器及AD電路的設計。5 .2FSK調(diào)制及解調(diào)理解2FSKS制及解調(diào)的原理，設計2FSKS制及解調(diào)的方案，給出具體的實現(xiàn)思路。6.FIR濾波器計算FIR實現(xiàn)所需的參數(shù)。7.FIR濾

6、波器實現(xiàn)編寫FIR濾波器實現(xiàn)的DS程序。8.2FSK調(diào)制及解調(diào)實現(xiàn)給出2FSKS制及解調(diào)實現(xiàn)流程圖，編寫相關DS改現(xiàn)程序。9 .仿真驗證2FSKS制及解調(diào)的DS程序，給出相應的仿真結果。10 .完成課程設計報告。三、設計方案3.1、 系統(tǒng)整體的結構圖SR4M m 小U。1簿換接口TLC 桐 0TK7524I.PM312SATC10 0-5AD1G5 - > M8W ->V7,2IHz5卻”山ADFW雙T黑O聲表聲表 濾液器放大耨圖.1系統(tǒng)整體結構圖3.2、 2FSK工作原理二進制頻移鍵控的基本原理：用數(shù)字基帶信號來控制高頻載波頻率的變化，使載波的頻率在f1和f2之間變化。二進制頻移

7、信號可以看成兩個不同載波的二進制振幅鍵控信號的疊加。若二進制基帶信號的符號1對應于載波頻率f1,符號0對應于載波頻率f2,則二進制頻移鍵控信號的時域表達式：S 2FSK =-nang (t - nT b) cos(，1t) anng(t - nTb) cos( 2t)(1)（D式中，an0發(fā)送概率為P1發(fā)送概率為1 - P0g二1其他0< t< Tb01 = 2nf1，0 2 = 2f2 ,是an的反碼，Tb為碼元持續(xù)時間，通常情況下，g（t）為單個矩形脈沖二進制頻移鍵控（2FSK）是數(shù)字通信中常用的一種調(diào)制方式，其調(diào)制與解調(diào)的方法有很多種。采用數(shù)字信號處理來實現(xiàn)二進制頻移鍵控信號

8、的數(shù)字調(diào)制與非相干數(shù)字解調(diào)，大大地降低了硬件電路的復雜程度，提高了系統(tǒng)的靈活性，能夠滿足二進制頻移鍵控各種傳輸協(xié)議的要求。一個簡易的2FSH作原理如圖2所示。在發(fā)送方，輸入的基帶數(shù)據(jù)信號經(jīng)過調(diào)制和發(fā)送帶通濾波器產(chǎn)生信道可傳輸?shù)念l帶信號，送人信道；在接收端，接收帶通濾波器除去帶外所附加的噪聲，將信號送入解調(diào)器（由延遲單元、乘法器和低，通濾波器構成），經(jīng)過低通濾波器除去產(chǎn)生的高頻信號，經(jīng)取樣判決得到輸出數(shù)字序列，完成信號傳輸。調(diào)制器輸入數(shù)字序列信道發(fā)送帶通濾波器延時Kt采樣點低 通 濾 波 器乘法器接收帶通濾波器輸出數(shù)字序列圖2.2FSK系統(tǒng)工作原理圖3.2.1、 2FSK調(diào)制2FSKS制就是把輸

9、人數(shù)字序列變成適合于信道傳輸?shù)淖冾l正弦波，所以2FSKJDS改現(xiàn)關鍵就是產(chǎn)生正弦或余弦波形。產(chǎn)生正弦波的方法有差分迭代法、泰勒級數(shù)展開法、查表法等多種方法。本文中調(diào)制采用查表法產(chǎn)生正弦波。調(diào)制算法2FSKS制采用查表法，可以實現(xiàn)較好的實時性，特別適用于通信載波的生成。在DSP的程序存儲空間，使用Q15定點數(shù)格式在0,2冗上以2冗/N的相位間隔固化N點正弦值，以供查表（這些值可由MATLAB件首先計算好），在此取N=12這樣對于Fo和Fi的取樣間隔分別為：(2)3i0=NwFJFs=12*16/192=1，發(fā)送數(shù)據(jù)0'時ilnNF/FsulZ*32/192=2，發(fā)送數(shù)據(jù)1V時使用DSP定

10、時器T0,用來實現(xiàn)又t數(shù)據(jù)解調(diào)DAC俞出速率的控制。這樣，如要實現(xiàn)12Kbps的數(shù)傳輸速率，需要將DS酷時器T0的溢出率設置為192KHz?調(diào)制主程序流程圖本文使用查表法提供2FS明制所需要的兩路正弦波，即sin0_table和sin1_table,當發(fā)送的數(shù)據(jù)為“0"時是發(fā)送sin0的數(shù)據(jù)，當發(fā)送的數(shù)據(jù)為"1"是發(fā)送sinl的數(shù)據(jù)。初始化完后，接收數(shù)據(jù)，判斷“0”或“1”，打開中斷，則定時器每隔一個周期產(chǎn)生一次中斷，中斷服務程序則完成一個采樣點的輸出。一個碼元周期結束后，關中斷，判斷下一個發(fā)送數(shù)據(jù)，繼續(xù)循環(huán)。主程序流程如右圖3所示圖3.調(diào)制主程序流程322、2F

11、SK解調(diào)采用軟件化設計思想，解調(diào)器也可以采用DSP®程來實現(xiàn)。FSKB調(diào)有相干解調(diào)和非相干解調(diào)，雖然相干解凋抗干擾性能好，但他要求設置與發(fā)送設備中的高頻載波同頻同相的本地參考載波，使設備復雜，因此一般數(shù)字調(diào)頻系統(tǒng)都采用非相干解調(diào)。常用的非相干解調(diào)算法有過零檢測法和包絡檢測法以一種新的可用DS歆件實現(xiàn)的FSKIE相干解調(diào)算法，即正交自延時FSKB調(diào)算法。?解調(diào)算法針對小型通信系統(tǒng)，可以采用一種算法簡單、占用存儲空間小的2FSKJ號差分檢波解調(diào)算法,本文即采用的這種實時性較高的2FSK信號差分檢波解調(diào)算法，它是模擬信號解調(diào)電路用到的差分檢波原理在2FSKF號數(shù)字解調(diào)中的具體實現(xiàn)。算法的基

12、本思想是已調(diào)信號和它的冗/2的延時信號相乘，然后經(jīng)過低通濾波，根據(jù)濾波結果圖4.2FSK解調(diào)算法原理圖的符號判斷發(fā)送信號的值，從而實現(xiàn)信號的解調(diào)。算法原理圖如下圖4所示。在接收端，接收帶通濾波器輸出信號采樣值S(n)經(jīng)延時器延遲k個采樣點得到S(n-k)0k要小于每個二進制碼元周期內(nèi)的采樣點數(shù)，使彳#S(n)和S(n-k)是屬于同一個二進制碼元的采樣值。S(n)和S(n-k)相乘后的輸出樣值：h(n)2V(n)=S(n)S(n-k)=A2sin(2二FnTs)sin2F(n-k)Ts(3)A2=cos(2二FkTs)cos(4二FnTs-2二FkTs)A2；cos(2nF0kTs),發(fā)送數(shù)據(jù)

13、“0”A2U(n)=一 2前面一部分是僅與k有關的常數(shù)。后面一部分是與n有關的高頻分量，可通過對稱系數(shù)低通濾波器h(n)來濾除。低通濾波器h(n)的截止頻率設為12KHz,對稱系數(shù)經(jīng)Matlab計算求得:h0=0.00018497,h1=0.26316,h2=0.19272,h3=0.22079,通過該低通濾波器后得到：cos2：FkTs)=A2cos(2許1kTs),發(fā)送數(shù)據(jù)(4)k的選擇是設計解調(diào)器的關鍵，應使差值:d(k)=|cos2FokTs)-cos2加)|55最大，以利于正確區(qū)分兩種頻率，降低判決的誤碼率。根據(jù)實際的測試得到，當k=2時，可以得到較好的區(qū)分度。經(jīng)過低通濾波后的數(shù)據(jù)U

14、(n)經(jīng)過判決算法后，可以得到最終所要的解調(diào)數(shù)據(jù)Y(n)。系統(tǒng)12個采樣數(shù)據(jù)表示一個碼元，當判決算法連續(xù)判決12個采樣數(shù)據(jù)（一個碼元包含的采樣點）滿足預設閾值之后，確定一個碼元的狀態(tài)。假設如下判決算法中用都得變量：LPFOUT濾波器輸出，DATA_THD幅度判決的閾值，DEC_DATA_CURR當前采樣點判決值，DEC_DATA_BE前一次采樣點判決值，DEC_NUMU決用計數(shù)器，DEC_NUM享周期計數(shù)器。判決算法流程圖如下圖所示：圖5.判決算法流程圖3.3、 硬件原理圖?音頻接口原理圖3.3GNDGND_1_C11 一：4 5R460.1uF工47.5K47.5KC15LLIN220uF

15、IC16J21.0u/1 6 VR4 7C58MACIN10K47p/50 VC1 20.1 uFC1 7R1310KR14U3HPGNDHPVDDAVDDAGND BVDDDVDDDGNDVMIN272816C1 00.1 uFC1 3C1 4GND1920101718LOUT12ROUT 13XTI/M CLK25XTAL10.1 uFRLINEINLLIN日NLHPOUTRHPOUTMICBIASMICINLOUTROUTTLV32 0AIC23XTO CLKOUTMODE-CSSCLKSDINBCLKDINLRCINDOUTLRCOUT10uF3.3 BFSX12423BCLKX1BD

16、X13 BCLKX0BFSX0BFSR0R4 84.9 9KJ6MACINGNDMACINR4 94.9 9KR5 0GND4.9 9KR514.9 9KGNDR4 4GNDGNDC6 247 p/50 VGNDC5 7LOUT1.0 u/1 6VC56ROUT1T6.音頻接口圖此部分為整個系統(tǒng)提供音頻信號的采集輸入。由TLV320AIC23單片機進行模擬信號采集處理,提供三個采集接口和一個輸出接口O?電源原理圖U 1 0A MS1117-1.81.8V INV OU T+ 1 5V-TJ5POWERC4 9C4 15VC4 610 0uF/16VR4 178 M 15V o ut5V-TAS

17、M 11 17-3.3V INV OU T0.1 uF;三=,C4 210 uF/13.36VGNDC4 310 0uF/16VC4 70.1 uF C4 50.1 uFC4 410 uF/1 6VGTND-G NDC4uFT ESTI +10 uFG NDCAP +G NDO SCL V_| +1 5VCAP-VOU T|- 15 VICL 766 2/0C5 0.1 10 uFG ND圖7.電源±15V、5V、3.3V、1.8V此部分為系統(tǒng)電源結構的原理圖。為此系統(tǒng)提供了所需要的電源，如電源，并設置了地線。?寄存器原理圖圖8.寄存器原理圖外部存儲器，用于接收存儲數(shù)據(jù)。?DSP原理

18、圖_ C40l C20C21C22C23C24丁0./0.化丁0.化丁0.1"-T0.1uFT0.1uFD D V D43DDVD3.31.8INT3.3JP1GND1HDG-C1324HD1HD2-c-HD4 .561-HD3-r廣78r,HD5HD6 0'八'-I-' C G -HCNTL0 7''ri c n ' JIHR/W J910LHD71112HCNTL11314L，HBIL-HDS1 展1516HDS2HCS 2HNT-1718a.HAS-HRDY Z1920r.HPIEAN2122NMIINT0 -*INT2T2324

19、INT1BCLKR0 42526r.INT32728BFSR0-BDR0 匚2930jBCLKX0BFSX0 .3132曰BDX0-BDR1 口3334BFSX1 135361_3738二BDX1xF 3940hBIOPOWERHP1McBSPHEADER 20X2GNDHD0 58HD1 69HD2-81HD3-95HD4120HD5124HD6135HD7 6HCNTLG9HCNTL146HR/W 18HBtt-62HDS1 127HDS2 129HCS 17HAS-13JP361D DD DV VD DD DD DV VD DxJ T2 5 *.-*.上218 2 619 6 5 1D

20、D D D D D D D D D D D V V V V V V C C C C C CD0_15R173.3 -5.6KR203.35.6KGNR22R2410K1R26 LR2K=RgW10BFSX0BFSRBDX0BFSX0BDR0BFSR0BCLKXBLCKX0GND_46U5GNDGND1234 bGND78GND910P.GnD11121314HEADER 7X2J.XINT0 ':INT1BCLKX1BFSX1BDX1PFIWDIPFORST5T DSP RSTMRVCCWDOVSSGNDMAX706TC540.1uFHINT 51HPIEAN92HRDY 558988

21、87-86-85-84-83NMI 63INT0-64INT1 65INT2 66INT3 6741BFSR043BDR0 45BCLKX018BFSX0 53BDX0 59BCLKR42BFSR1 44BDR1 47BCLKX149BFSX1 54BDX1 "S0"12212-"15-35"3637387172HD0HD1HD2HD3HD4HD5HD6HD7HCNTL0HCNTL1HR/WHBILHDS1HDS2HCSHASHINT HPIEAN HRDYTMS TCK TRST TDI TDO EMU1 EMU0NMIINT0INT1INT2INT3

22、BCLKR0BFSR0BDR0BCLKX0BFSX0BDX0BCLKR1BFSR1BDR1BCLKX1BFSX1BDX1NCNCNCNCNCNCNCNCNCNC士C30+C31 GND22PTAL120M22P34gnD-1D0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D15A0A1A2A3A4A5A6A7A8A9A1CA11A12A13A14A15A16A17A18A19PSDSISR7W MSIR IOSTTREAD99o0o:30 12 3 4 5及2Z 2DSP_A15 202122232425A0_15R15R16梅8 fR19-2>2RR21-IR23

23、 二CPLDPSCPLD PSCPLD DSJiCPLD ISCPLD_RWMSTRBIOSTRBREADY 19READY22CPLD DSCPLD ISCPLD RWMSTRBIOSTRBXFHOLD TAQHOLBIOMP7M nACiTOUTCLKOlCLKMD CLKMD CLKMDNCNCNCNCNCNC1 1 1 .J 5 5S S VS S VS S VS S VS S V2627R25 XFA 28 29 30D 3TBIO二 32 GND61-R31 I-J110Kl /10K9479Lignd1 7773 一7480 90110126TMS320VC5402PGE100D

24、SPRSTR324R33 I110K |10K3.3圖9.DSP原理圖本系統(tǒng)采用TMS320VC5402PGE100DSPt,該芯片有142個管腳。芯片的電源電壓有3.3V與1.8V兩種，其中3.3V電壓供I/O接口用，2.5V電源主要供器件的內(nèi)部，包括CPUF口其他所有的外設邏輯。該系統(tǒng)將芯片片內(nèi)部分模塊單元引出以便做外部擴展。這些擴展的模塊包含用行口、定時計數(shù)器、數(shù)據(jù)地址總線接口和通用I/O等。此芯片一是實現(xiàn)FIR濾波，其次是2FSK的調(diào)制與解調(diào)。?EPMDAD0.7DA_D0.7-AD_D1.8ADR1-8】DDDDDCDD210ADCSDA141617、AD_D112>D-CS1

25、3DA7DDA9D3.3LED0LED1C32-I-0.1uF,3.3C330.1uF一C34C35C36CC34C35IC360.1uFC37C380.1uFj0.1uF0.1uF0.1uFC390.1uFU6A0.1519202122232425/-INT1INT0READYIOSTRBII27INT028READY29NIDNGRoycMUXCCVRoycxu/xccvRoycM-o-ccvRoycxu/xccvRoycxu/xccvRoycMUXCCV)YLNOPLZO¥COJ-NCCVpIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOIO/TDIIO/TDO

26、IO/TCKIO/TMS75jo.71A0/70A1<69A2打63D06160585/d456D5-<5554A0.1568A14>1ArJ例一PROG事OGD0.7-D0.74CPLD_jTag_TDRamWe7CPLD_JIAG_I62CPLDJTAGT5CPLDJIAGTMS1LUCU-BNOLDNGOLDNGOLDNGOLDNGOLDNGOLDNGOLDNGOLDNGQ。TNDNGIOIOIOIOIOIOIOIO525049A1548A347A446DAIACE-一二一DATA_CE5EXA15.Y124MHZ44EPM3128ATC100-5NOOOOOOOOOJ

27、413579246810Header5X2?AD與DA轉換原理圖P1GNDHeader2,7uF0.1uFGNDTVR110k5VGNDpADCLK>ADCS(DA_CS>ADCLKADCSDACS5V5VTC60.1uFGNDzzLc8z=C7丁0.1uF0.1uFCLKOEANIND1REFTD2REFTSD3D4REFBD5REFBSD6AGNDD7AGNDD8DGNDVDDADGNDVDDAVDDDVDDAVDDDLC55101917224232267845VCC33.|GND圖10.EPM原理圖ADCSinkR410KDAD1DA_

28、D2,DA_D3/R710KlDD4/R8DA_D5/R8PJDAD6yR100KGND115V1ADD1.8、-15VC1卜0.1uFJGNDN1AAV-DA_D7/DA_D8/DADA."DA_D5-/DA_DS6r/DA_D7/DA_D3B-ZDA_D29-/DA_D0/DA_DgDB7OUT，DB6OUT；DB5RFBDB4REFDB3VDDDB2GNDDB1WRDB0CSU21飛1221615143TLC7524>V+TL082C2GND+15V-.GND0.1uF5V0.1uFC5DACSGNDL.DAD07<DA_D0.7。DI/圖11.數(shù)模一模數(shù)轉換原理圖

29、3.3GNDCPLD_JTAG_TCKcpld_jiag_iDCCPLDJIAGIMSCPLDJTAGTDIR310K5VGNDDA和AR即數(shù)字和模擬信號轉換系統(tǒng)。可將系統(tǒng)音頻接口所采集的模擬信號轉換為數(shù)字信號送入DSM進行調(diào)制解調(diào)處理，然后再把處理后的信號轉換為模擬信號發(fā)射出去。?頂層文件原理圖U_CODECU CODEC.SchU_PowerU Power.SchU_EPM3128ATC100.SchU_EPM3128ATC100U_ADC+DACU ADC+DAC.SchAD_CLKAD_CSDA_CSAD_D1.8DA_D0.7rAD_CLK AD_CS DA_CS AD_D1.8 D

30、A_D0.7IOSTRB1MSTRB=INTO |1.INTlH-READYipCPLD_RW- cpldL. CPLD_pg. CPLD_D亡.A0.15匚D0.7目DRAM WE JDRAM_RD -prog_cE""> FLASH_C廣 DATA_C亡.U_DSPU_DSP.SchEX_A15.18->U_memUmem.Sch51aWEPrdDA0.14D0.15DRAM_DRAM_PROG_CE二FLASH_CE二DATA_CE二IEX_A15.18圖12.頂層文件連接圖該版面為系統(tǒng)硬件原理圖部分生成的頂層文件連接示意圖，從中可以反應出系統(tǒng)的大概構成部

31、分。通過各個分板塊的網(wǎng)絡標號，將各分散部分的信號線以及各總線聯(lián)系在一起，以便于進行統(tǒng)一的電器檢查以及生成網(wǎng)絡表，為后面生成PCB®奠定基礎。加載網(wǎng)絡表后，利用手動布局，在手動布線的基礎上實現(xiàn)了該系統(tǒng)PCB®的完整布線。普通信號線10mil,電源線及地線為15mil0四、系統(tǒng)實現(xiàn)4.1、 硬件部分利于protel軟件，畫出各部分硬件電路圖。生成頂層文件，畫出PCB®,并實現(xiàn)手動布線，如前面各圖所示。4.2、 軟件部分421、2FSK調(diào)制程序?本文2FSK調(diào)制采用查表法，使用Q15定點數(shù)格式在0,2冗上以2tt/N的相位間隔固化N點正弦值，N=12x=0:2*pi/1

32、2:2*pi;y=32768*sin(x)結果如圖：*Caliuniks1tkrougjiS01.63B42.33733,27682.83781.63S40.0000-1.636428378Columns10tkrciugh13-3.2706-2.6378T,5384-0.0000調(diào)制主程序如下:*c54init.asm*.mmregs.includec54.inc.defc54init.sect"progsys"c54init:*SWWSR:SoftWareWait-StateRegisterAddress0028h*|15|1412|119|86|53|20|*|XPA

33、|I/O|Data|Data|Program|Program|*|157|6|5|4|3|2|1|0|* |IPTR|MP/MC|OVLY|AVIS|DROM|CLKOFF|SMUL|SST|* |002011111|0|1|0|0|010101* 0011111111100100STM#0x2fe4,PMST;0010111111100100* 將中斷向量表映射到2f80* MP/MC=0芯片工作在微計算機方式，可以尋址片內(nèi)程序存儲器* IFRorIMRSTM#0x7208,SWWSR;0111001000001000* I/O空間為7個等待周期* 數(shù)據(jù)空間8000h-FFFFh為1個等待周

34、期* 數(shù)據(jù)空間0000h-7FFFh為0個等待周期* 程序空間8000h-FFFFh為1個等待周期* 程序空間0000h-7FFFh為0個等待周期* SWCR:SoftwareWait-StateConctrolRegisterAddress002Bh* |SWSM|*STM#0,SWCR* 等待周期不變* （STM#1,SWCRl?待周期加倍）*BSCR:Programabelbank-switchingwaitstatesAddress0029h* |1512|11|103|2|1 I0I*|BNKCMP|PSDS|Reserved|HBH|BH|EXIO|*STM#0xF800,BSCR

35、;1111100000000000* 允許修改PMSTH勺值* 在連續(xù)的讀程序或數(shù)據(jù)空間時插入1個額外的等待周期* 外部存儲器的空白區(qū)間為4k* ST0* |1513|12|11|10|9|80|*|ARP|TC|C|OVA|OVB|DP|*STM#0,ST0*數(shù)據(jù)頁指針指向0*ST1* |15|14|13|12|11|10|9|8|7|6I5|40|* |BRAF|CPL|XF|HM|INTM|0|OVM|SXM|C16|FRCT|CMPT|ASM|*STM#0x2b00,ST1;0010101100000000* INTM=1將全局中斷禁止* SXM=1數(shù)據(jù)進入ALU之前進行符號位擴展*

36、OVM=1益處控制位（參考ST1資料）*PMST* |1514|13|12|11|10|9|8|7|6|5I4|3|2|1|0|* |RES|DMAC5|DMAC4|BXINT1|BRINT1|HPINT|INT3|TINT1|DMAC0|BXINT0|BRINT0|TINT0|INT2|INT1|INT0|* |I|JI|DMAC3I|DMAC2|DMAC1|* 0000000000000000STM#0xFFFF,IFR* 清除掛起的中斷STM#0x0000,IMR；關閉所有中斷* 打開定時器0的中斷。*CLKMD* |1512|11|103|2|1I0I* IPLLMULIPLLDIVI

37、PLLCOUNTIPLLON/OFFIPLLNDIVIPLLSTATUSI*STM#0,CLKMDclkcon:LDMCLKMD,AAND#0x01,ABCclkcon,ANEQSTM#0x43ff,CLKMD;0100001111111111* 利用軟件對CLKMDt行加載（參考教材：P250）* PLL=4MUL=5100Mhz;PLL=3MUL=480Mhz*TCR* I1512I11I10I96I5I4I30I* IRevdIsoftIfreeIPSCITRBITSSITDDRI*STM#0x0010,TCR1;timer1stopSTM#0x0010,TCR;TSS=1Timerst

38、opSTM#1000,TIMSTM#1000,PRDSTM#1000,TIM1STM#1000,PRD1* 定時中斷周期=CLKOUT*（TDDR+1）*（PRD+1）RSBXINTMSTM#0x0088,IMR*將全局中斷使能NOPNOPRET.end*Vectors.asm*.includec54.inc.sect".vectors".ref_c_int00;mainprogrom.refTINT0_ISR;.reftimer。，hpisys,usb_read.align0x80.mustbealignedOnpageboundaryRESET:;resetvector

39、cscJBcintOO；branchtomainprogromNOPNOPnmerrupRETEdreturnfrom;(enableNOPNOPNOP;NMI;softwareinterruptssint17.space4*16sint18.space4*16sint19.space4*16sint20.space4*16sint21.space4*16sint22.space4*16sint23.space4*16sint24.space4*16sint25.space4*16sint26.space4*16sint27.space4*16sint28.space4*16sint29.sp

40、ace4*16sint30.space4*16intO:RETENOPNOPNOPint1:RETENOPNOPNOPint2:RETENOPNOPNOPTINT:BTINT0_ISR;Timer0中斷NOPNOPrint0:RETENOPNOPNOPxint0:RETENOPNOPNOPDMAC0:RETENOPNOPNOPDMAC1:RETE;tint1NOPNOPNOPint3:RETENOPNOPNOPHPINT:RETENOPNOPNOPDMAC2:RETE;rint1NOPNOPNOPNOPxint1:RETENOPNOPNOPDMAC4:RETENOPNOPNOPDMAC5:RE

41、TENOPNOPNOP.end*FSK_MOD.CMD*MEMORYPAGE0:PROG:origin=0x2000,len=0x0f80/*8k-128wor串/VECT:origin=0x2f80,len=0x80/*128word*/PAGE1:DRAM:origin=0x3000,len=0xf80/*4kword*/SECTIONSprogsys:load=PROGPAGE0.vectors:load=VECTPAGE0.data:load=DRAMPAGE1align16.bss:load=DRAMPAGE1422、2FSK解調(diào)程序本文采用的是實時性較高的2FSK信號差分檢波解調(diào)算

42、法，是已調(diào)信號和它的n/2的延時信號相乘，然后經(jīng)過低通濾波，根據(jù)濾波結果的符號判斷發(fā)送信號的值，從而實現(xiàn)信號的解調(diào)。算法原理圖可如前所述，信號放大之后，經(jīng)k個單位時間的延時，再與原信號相乘，經(jīng)過LPF判決結果。?FIR濾波器在數(shù)字信號處理中，濾波占有極其重要的地位。數(shù)字濾波是語音和圖像處理、模式識別、譜分析等應用中的一個基本的處理算法。與模擬濾波相比，數(shù)字濾波具有很多突出的優(yōu)點，例如它可以滿足濾波器對幅度和相位特性的嚴格要求，可以避免模擬濾波器所無法克服的電壓漂移、溫度漂移和噪聲等問題。用DSP5片實現(xiàn)數(shù)字濾波除了具有穩(wěn)定性好、精確度高、不受環(huán)境影響等優(yōu)點外，還具有靈活性好的特點。在延時相乘之

43、后的濾波器設計，用可編程DSP芯片實現(xiàn)數(shù)字濾波可通過修改濾波器的參數(shù)十分方便地改變?yōu)V波器的特性。在延時相乘之后的濾波器設計，用可編程DSP5片實現(xiàn)數(shù)字濾器，其流程可如右圖所示：圖15.FIR濾波器軟件流程圖本文采用系數(shù)對稱用循環(huán)緩沖區(qū)和雙操作數(shù)尋址方法實現(xiàn)FIR濾波器設計，參數(shù)：濾波器階數(shù)為8,截止頻率為0.8。利用Matlab軟件中的freqz指令可以觀察到濾波器的特性，為便于說明，下圖提供了一個截止頻率0.8,階數(shù)為90的低通濾波器頻率特性圖。40JBnroHH«L.ndaM2OO-M-40-60-80001Normalize

44、dFrequency(>ad/sample)S-2000ed-4000eP-6000-8000f-T-01NormalizedFrequency(>河ad/sample)圖16.低通濾波器的頻率特性本實驗所設計濾波器經(jīng)由Matlab計算出系數(shù)，如下:f=00.80.81;m=1100;b=fir2(7,f,m);b=b*32768;freqz(b,512,1000)?濾波器程序如下:I0e+004*001370.0006-0£6351.8941»1.S941-0.263500CO50.0137圖17.濾波器系

45、數(shù);AR3->x(n-7);AR4->h(n-7)循環(huán)緩沖區(qū)大小8;指針調(diào)整值-1;DP指向xn所在頁;輸入數(shù)據(jù);DP指向y所在頁*my_fir.asm*.title"my_fir.asm".mmregs.def_c_int00.bssy,1;yxn.usect"xn",8;xnh.usect"h",8;h;PA0.set0002H;數(shù)據(jù)輸出端口;PA1.set0008H；數(shù)據(jù)輸入端口.bssindata,1.bssoutdata,1.bss1Dis_buff,1.datatable:.word137,6,-2635,18

46、941,18941,-2635,6,137_c_int00:SSBXFRCT;小數(shù)乘法STM#xn,AR1STM#xn+7,AR3STM#h+7,AR4STM#8,BKSTM#-1,AR0;LD#xn,DP;PORTRPA1,xnLD#y,DPFIR:NOPMVKDindata,*AR3+0%RPTZA,#7MAC*AR3+0%,*AR4+0%,A;A=(AR3)*(AR4)+A,AR3=AR3+AR0,AR4=AR4+AR0;STHA,outdata;MVDP*(outdata),Dis_buffNOPSTHA,y;保存計算結果NOP;PORTWy,PA0;輸出結果RPT#7ST#0,*AR

47、1+;把x(n)-x(n-7)賦始值0STM#h,AR1RPT#7MVPD#table,*AR1+;把參數(shù)表復制到數(shù)據(jù)存儲區(qū)BFIR;延時跳轉;PORTRPA1,*AR3+0%;新數(shù)據(jù)覆蓋了最舊的數(shù)據(jù).end*my_fir.cmd*vectors.objmy_fir.obj-omy_fir.out-mmy_fir.map-estartMEMORYPAGE0:EPROM:org=0090HJen=0F70HVECS:org=0080H,len=0010HPAGE1:SPRAM:org=1000H,len=1000HDARAM:org=2000H,len=2000H/*由于在源程TWL使用了BK寄存器，所以必須使用"align"命令*/SECTIONS.text:>EPROMPAGE0.data:>EPROMPAGE0.bss:>SPRAMPAGE1xn:align(128)>DARAMPAGE1h:ali