計(jì)算機(jī)組成原理期末試卷1-10

1、 本科生期末試卷 一 參考答案請(qǐng)?jiān)诎俣任膸?kù)中搜：計(jì)算機(jī)組成原理期末試卷1-10答案一 選擇題 (每小題1分，共10分)1 計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指_。A RAM存貯器B ROM存貯器C 主存貯器D cache、主存貯器和外存貯器2 某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為_。A +（1 2-32） B +（1 2-31） C 2-32 D 2-313 算術(shù) / 邏輯運(yùn)算單元74181ALU可完成_。A 16種算術(shù)運(yùn)算功能B 16種邏輯運(yùn)算功能C 16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D 4位乘法運(yùn)算和除法運(yùn)算功能4 存儲(chǔ)單元是指_。A 存放一個(gè)二進(jìn)制

2、信息位的存貯元B 存放一個(gè)機(jī)器字的所有存貯元集合C 存放一個(gè)字節(jié)的所有存貯元集合D 存放兩個(gè)字節(jié)的所有存貯元集合；5 相聯(lián)存貯器是按_進(jìn)行尋址的存貯器。A 地址方式 B 堆棧方式 C 內(nèi)容指定方式 D 地址方式與堆棧方式6 變址尋址方式中，操作數(shù)的有效地址等于_。A 基值寄存器內(nèi)容加上形式地址（位移量）B 堆棧指示器內(nèi)容加上形式地址（位移量）C 變址寄存器內(nèi)容加上形式地址（位移量）D 程序記數(shù)器內(nèi)容加上形式地址（位移量）7 以下敘述中正確描述的句子是：_。A 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B 同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C 同一個(gè)CPU周期中

3、，可以并行執(zhí)行的微操作叫相斥性微操作D 同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作8 計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)_。A 減少了信息傳輸量B 提高了信息傳輸?shù)乃俣菴 減少了信息傳輸線的條數(shù)D 加重了CPU的工作量9 帶有處理器的設(shè)備一般稱為_設(shè)備。A 智能化 B 交互式 C 遠(yuǎn)程通信 D 過程控制10.某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù) 據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ) N 個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每 秒_次中斷請(qǐng)求。AN /

4、（NX + Y） B. N / （X + Y）N C .min1 / X ,1 / Y D. max1 / X ,1 / Y 二 填空題（每小題3分，共15分）1存儲(chǔ)A._程序_并按B._地址_順序執(zhí)行，這是C._馮·諾依曼_型計(jì)算機(jī)的工作原理。2移碼表示法主要用于表示A._浮點(diǎn)_數(shù)的階碼E，以利于比較兩個(gè)B._指數(shù)_的大小和C._對(duì)階_操作。3閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性及A._瞬時(shí)啟動(dòng)_能力，為現(xiàn)有的B._存儲(chǔ)器_體系結(jié)構(gòu)帶來巨大變化，因此作為C._固態(tài)盤_用于便攜式電腦中。4微程序設(shè)計(jì)技術(shù)是利用A._軟件_方法設(shè)計(jì)B._操作控制_的一門技術(shù)。具有規(guī)整性、可維護(hù)性、C

5、 ._靈活性_等一系列優(yōu)點(diǎn)。5衡量總線性能的重要指標(biāo)是A._總線寬帶_，它定義為總線本身所能達(dá)到的最高B._傳輸速率_。PCI總線的帶寬可達(dá)C._264M/s_。三.（10分）設(shè)機(jī)器字長(zhǎng)32位，定點(diǎn)表示，尾數(shù)31位，數(shù)符1位，問：（1） 定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？最大正數(shù)：0111 1111 1111 1111 1111 1111 1111 1111數(shù)值=(231-1)10最小負(fù)數(shù)：1111 1111 1111 1111 1111 1111 1111 1111數(shù)值=-(231-1)10（2） 定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？最大正數(shù)：(1-2-31

6、)10最小負(fù)數(shù)：-(1-2-31)10四（9分）設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m = 4，分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T = 200ns,數(shù)據(jù)總線寬度為64位，總線周期 = 50ns .問順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？五（9分）指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)。 31 26 22 18 17 16 15 0 OP源寄存器變址寄存器偏移量 六（9分）已知某機(jī)采用微程序控制方式，其控制存儲(chǔ)器容量為512×48（位），微程序在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制的條件共4個(gè)，微指令采用水平型格式，后繼微指令地址采用斷定方式，如圖所示： 微命

7、令字段 判別測(cè)試字段 下地址字段 操作控制 順序控制 （1） 微指令中的三個(gè)字段分別應(yīng)多少位？（2） 畫出對(duì)應(yīng)這種微指令格式的微程序控制器邏輯框圖。七（9分）畫出PCI總線結(jié)構(gòu)圖，說明三種橋的功能。八（9分）某機(jī)用于生產(chǎn)過程中的溫度數(shù)據(jù)采集， 每個(gè)采集器含有8位數(shù)據(jù)緩沖寄存器一個(gè)，比較器一個(gè)，能與給定范圍比較，可發(fā)出“溫度過低”或“溫度過高”的信號(hào)，如圖B1.1所示。主機(jī)采用外設(shè)單獨(dú)編址，四個(gè)采集器公用一個(gè)設(shè)備碼，共用一個(gè)接口，允許采用兩種方式訪問：（1） 定期巡回檢測(cè)方式，主機(jī)可編程指定訪問該設(shè)備中的某一采集器。（2） 中斷方式，當(dāng)采集溫度比給定范圍過底或過高時(shí)能提出隨機(jī)中斷請(qǐng)求，主機(jī)應(yīng)能判

8、別是哪一個(gè)采集器請(qǐng)求，是溫度過低或過高。 請(qǐng)擬定該接口中有哪些主要部件（不要求畫出完整的連線圖），并概略說明在兩 種方式下的工作原理。 圖B1.1九（10分）機(jī)動(dòng)題十（10分）機(jī)動(dòng)題本科生期末試卷 二 一 選擇題（每小題1分，共10分）1 六七十年代，在美國(guó)的_州，出現(xiàn)了一個(gè)地名叫硅谷。該地主要工業(yè)是_它也是_的發(fā)源地。A 馬薩諸塞 ，硅礦產(chǎn)地，通用計(jì)算機(jī)B 加利福尼亞，微電子工業(yè)，通用計(jì)算機(jī)C加利福尼亞，硅生產(chǎn)基地，小型計(jì)算機(jī)和微處理機(jī)D加利福尼亞，微電子工業(yè)，微處理機(jī)2 若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是_。A 階符與數(shù)符相同為規(guī)格化數(shù)B 階符與數(shù)符相異為規(guī)格化數(shù)C

9、數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)3 定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí),一個(gè)字所能表示的整數(shù)范圍是_。A -215 +（215 -1） B -（215 1） +（215 1） C -（215 + 1） +215 D -215 +215 4 某SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_。A 64，16 B 16，64 C 64，8 D 16，16 。5 交叉存貯器實(shí)質(zhì)上是一種_存貯器，它能_執(zhí)行_獨(dú)立的讀寫操作。A 模塊式，并行，多個(gè) B 模塊式串行，多個(gè)C 整體式，并行，一個(gè) D 整體式，串行，

10、多個(gè)6 用某個(gè)寄存器中操作數(shù)的尋址方式稱為_尋址。A 直接 B 間接 C 寄存器直接 D 寄存器間接7 流水CPU 是由一系列叫做“段”的處理線路所組成，和具有m個(gè)并行部件的CPU相比，一個(gè) m段流水CPU_。A 具備同等水平的吞吐能力 B不具備同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力8 描述PCI總線中基本概念不正確的句子是_。A HOST 總線不僅連接主存，還可以連接多個(gè)CPUB PCI 總線體系中有三種橋，它們都是PCI 設(shè)備C 以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作D 橋的作用可使所有的存取都按CPU 的需要出現(xiàn)在總線上9 計(jì)算機(jī)的外

11、圍設(shè)備是指_。A 輸入/輸出設(shè)備 B 外存儲(chǔ)器C 遠(yuǎn)程通信設(shè)備 D 除了CPU 和內(nèi)存以外的其它設(shè)備10 中斷向量地址是：_。A 子程序入口地址 B 中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器 D 中斷返回地址二. 填空題 （每題3分，共15分）1 為了運(yùn)算器的A. _，采用了B. _進(jìn)位，C. _乘除法和流水線等并行措施。2 相聯(lián)存儲(chǔ)器不按地址而是按A. _訪問的存儲(chǔ)器，在cache中用來存放B. _，在虛擬存儲(chǔ)器中用來存放C. _。3 硬布線控制器的設(shè)計(jì)方法是：先畫出A. _流程圖，再利用B. _寫出綜合邏輯表達(dá)式，然后用C. _等器件實(shí)現(xiàn)。4 磁表面存儲(chǔ)器主要技術(shù)指標(biāo)有A

12、._，B. _，C. _，和數(shù)據(jù)傳輸率。5 DMA 控制器按其A. _結(jié)構(gòu)，分為B. _型和C. _型兩種。三 （9分）求證：X補(bǔ)+ Y 補(bǔ) = X + Y 補(bǔ) （mod 2）四 （9分）某計(jì)算機(jī)字長(zhǎng)32位，有16個(gè)通用寄存器，主存容量為1M字，采用單字長(zhǎng)二地址指令，共有64條指令，試采用四種尋址方式（寄存器、直接、變址、相對(duì)）設(shè)計(jì)指令格式。五 （9分）如圖B2.1表示使用快表（頁(yè)表）的虛實(shí)地址轉(zhuǎn)換條件，快表存放在相聯(lián)存貯器中，其中容量為8個(gè)存貯單元。問：（1） 當(dāng)CPU 按虛擬地址1去訪問主存時(shí)，主存的實(shí)地址碼是多少？（2） 當(dāng)CPU 按虛擬地址2去訪問主存時(shí)，主存的實(shí)地址碼是多少？（3）

13、當(dāng)CPU 按虛擬地址3去訪問主存時(shí)，主存的實(shí)地址碼是多少？ 頁(yè)號(hào)該頁(yè)在主存中的起始地址虛擬地址 頁(yè)號(hào) 頁(yè)內(nèi)地址332576415530 42000 38000 96000 60000 40000 80000 50000 70000 1 2 3 15 0324 7 0128 48 0516 圖B2.1六 （10分）假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖B2.2所示，其中ALU為16位的加法器，SA 、SB為16位暫存器，4個(gè)通用寄存器由D觸發(fā)器組成，Q端輸出， 其讀寫控制如下表所示： 讀控制 寫控制 R0 RA0RA1選擇 W WA0WA1選擇 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x

14、R0 R1 R2 R3 不讀出 1 1 1 1 0 0 0 1 1 x 0 1 0 1 xR0R1R2R3不寫入 要求：（1）設(shè)計(jì)微指令格式。 （2）畫出ADD，SUB兩條指令微程序流程圖。七 （9分）畫出單機(jī)系統(tǒng)中采用的三種總線結(jié)構(gòu)。八 （9分）試推導(dǎo)磁盤存貯器讀寫一塊信息所需總時(shí)間的公式。圖B2.2九 （10分）機(jī)動(dòng)題十 （10分）機(jī)動(dòng)題 本科生期末試卷 三 一 選擇題（每小題1分，共10分）1 馮·諾依曼機(jī)工作的基本方式的特點(diǎn)是_。A 多指令流單數(shù)據(jù)流B 按地址訪問并順序執(zhí)行指令C 堆棧操作D 存貯器按內(nèi)容選擇地址2 在機(jī)器數(shù)_中，零的表示形式是唯一的。A 原碼 B 補(bǔ)碼 C

15、移碼 D 反碼3 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過_來實(shí)現(xiàn)。A 原碼運(yùn)算的二進(jìn)制減法器B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器C 原碼運(yùn)算的十進(jìn)制加法器D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器4. 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按半字編址，它的尋址范圍是_。 A 4MB B 2MB C 2M D 1M5 主存貯器和CPU之間增加cache的目的是_。A 解決CPU和主存之間的速度匹配問題B 擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量D 既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量6 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用_。A 堆棧尋址方式 B 立即

16、尋址方式 C 隱含尋址方式 D 間接尋址方式7 同步控制是_。A 只適用于CPU控制的方式B 只適用于外圍設(shè)備控制的方式C 由統(tǒng)一時(shí)序信號(hào)控制的方式D 所有指令執(zhí)行時(shí)間都相同的方式8描述 PCI 總線中基本概念不正確的句子是_。A. PCI 總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線B. PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送 C. PCI 設(shè)備一定是主設(shè)備 D. 系統(tǒng)中只允許有一條PCI總線9 CRT的分辨率為1024×1024像素，像素的顏色數(shù)為256，則刷新存儲(chǔ)器的容量為_。A 512KB B 1MB C 256KB D 2MB 10為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用

17、_。 A 通用寄存器 B 堆棧 C 存儲(chǔ)器 D 外存二 填空題（每小題3分，共15分）1 數(shù)的真值變成機(jī)器碼可采用A. _表示法，B. _表示法，C._表示法，移 碼表示法。2 形成指令地址的方式，稱為A._方式，有B. _尋址和C. _尋址。3. CPU從A. _取出一條指令并執(zhí)行這條指令的時(shí)間和稱為B. _。由于各種指 令的操作功能不同，各種指令的指令周期是C. _。4. 微型機(jī)的標(biāo)準(zhǔn)總線從16位的A. _總線，發(fā)展到32位的B. _總線和C. _總線，又進(jìn)一步發(fā)展到64位的PCI總線。5VESA標(biāo)準(zhǔn)是一個(gè)可擴(kuò)展的標(biāo)準(zhǔn)，它除兼容傳統(tǒng)的A. _等顯示方式外，還支持B. _像素光柵，每像素點(diǎn)C

18、. _顏色深度。三.（9分）已知 x = - 0.01111 ，y = +0.11001， 求 x 補(bǔ) ， -x 補(bǔ) ， y 補(bǔ) ， -y 補(bǔ) ，x + y = ？ ，x y = ？四.（9分）假設(shè)機(jī)器字長(zhǎng)16位，主存容量為128K字節(jié)，指令字長(zhǎng)度為16位或32位，共有128條指令，設(shè)計(jì)計(jì)算機(jī)指令格式，要求有直接、立即數(shù)、相對(duì)、基值、間接、變址六種尋址方式。五.（9分）某機(jī)字長(zhǎng)32位，常規(guī)設(shè)計(jì)的存儲(chǔ)空間32M ，若將存儲(chǔ)空間擴(kuò)至256M，請(qǐng)?zhí)岢鲆环N可能方案。六. (10分)圖B3.1所示的處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線和兩個(gè)獨(dú)立的存貯器。已知指令存貯器IM最大容量為16384字（字長(zhǎng)18位

19、），數(shù)據(jù)存貯器DM最大容量是65536字（字長(zhǎng)16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但圖中未標(biāo)出。 圖B3.1設(shè)處理機(jī)指令格式為： 17 10 9 0 OP X加法指令可寫為“ADD X（R1）”。其功能是（AC0） + （Ri） + X）AC1，其中（Ri）+ X）部分通過尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取Ri為R1。試畫出ADD指令從取指令開始到執(zhí)行結(jié)束的操作序列圖，寫明基本操作步驟和相應(yīng)的微操作控制信號(hào)。七. （9分）總線的一次信息傳送過程大致分哪幾個(gè)階段？若采用同步定時(shí)協(xié)議，請(qǐng)畫出 讀數(shù)據(jù)的時(shí)序圖來說明。八.（9分）圖B3.2是從實(shí)時(shí)角度觀察到的中斷嵌套。試

20、問，這個(gè)中斷系統(tǒng)可以實(shí)行幾重 中斷？并分析圖B3.2的中斷過程。 圖B3.2九. （10分）機(jī)動(dòng)題十. （10分）機(jī)動(dòng)題 本科生期末試卷 四 一 選擇題（每小題1分，共 10分） 1. 現(xiàn)代計(jì)算機(jī)內(nèi)部一般采用二進(jìn)制形式，我國(guó)歷史上的_即反映了二值邏輯的思想，它最早記載在_上，距今已有約_千年。A. 八卦圖、論衡、二B. 算籌、周脾算經(jīng)、二C. 算籌、九章算術(shù)、一D.八卦圖、周易、三2. 8位定點(diǎn)字長(zhǎng)的字，采用2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是_。 A .128 +127 B. 127 +127 C. 129 +128 D.-128 +1283.下面浮點(diǎn)運(yùn)算器的描述中正確的句子是：_。

21、A. 浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn) B. 階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算 C. 階碼部件只進(jìn)行階碼相加、相減和比較操作 D. 尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算4. 某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是_ A. 64K B. 32K C. 64KB D. 32 KB 5. 雙端口存儲(chǔ)器在_情況下會(huì)發(fā)生讀/寫沖突。 A. 左端口與右端口的地址碼不同 B. 左端口與右端口的地址碼相同 C. 左端口與右端口的數(shù)據(jù)碼不同 D. 左端口與右端口的數(shù)據(jù)碼相同6. 寄存器間接尋址方式中，操作數(shù)處在_。 A. 通用寄存器 B. 主存單元 C. 程序計(jì)數(shù)器 D. 堆

22、棧7. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是_。 A. 每一條機(jī)器指令由一條微指令來執(zhí)行 B. 每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行 C. 每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行 D. 一條微指令由若干條機(jī)器指令組成8. 描述 PCI 總線中基本概念正確的句子是_。 A. PCI 總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線 B. PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送 C. PCI 設(shè)備一定是主設(shè)備 D. 系統(tǒng)中只允許有一條PCI總線9. 一張3.5寸軟盤的存儲(chǔ)容量為_MB，每個(gè)扇區(qū)存儲(chǔ)的固定數(shù)據(jù)是_。 A. 1.44MB ，512B B. 1MB，1024B C .2MB， 2

23、56B D .1.44MB，512KB10. 發(fā)生中斷請(qǐng)求的條件之一是_。 A. 一條指令執(zhí)行結(jié)束 B. 一次 I/O 操作結(jié)束 C. 機(jī)器內(nèi)部發(fā)生故障 D. 一次DMA 操作結(jié)束二 填空題（每小題3分，共15分） 1. 2000年超級(jí)計(jì)算機(jī)浮點(diǎn)最高運(yùn)算速度達(dá)到每秒A._次。我國(guó)的B. _號(hào)計(jì)算機(jī)的運(yùn)算速度達(dá)到C. _次，使我國(guó)成為美國(guó)、日本后第三個(gè)擁有高速計(jì)算機(jī)的國(guó)家。 2. 一個(gè)定點(diǎn)數(shù)由A. _和B. _兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有C. _和純整數(shù)之分。3. 對(duì)存儲(chǔ)器的要求是A. _，B. _，C. _。為了解決這三方面的矛盾 計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。4. 當(dāng)今的CPU 芯

24、片除了包括定點(diǎn)運(yùn)算器和控制器外，還包括A. _，B. _ 運(yùn)算器和C. _管理等部件。5. 每一種外設(shè)都是在它自己的A。_控制下進(jìn)行工作，而A則通過B. _和C. _相連并受C 控制。三. （9分）設(shè)x補(bǔ) =x0.x1x2xn 。 求證：x = -x0 +xi2-i四.（9分）已知X=-0.01111，Y=+0.11001，求X補(bǔ)，-X補(bǔ)，Y補(bǔ)，-Y補(bǔ)，X+Y=？，X-Y=？五.（9分）以知cache 命中率 H=0.98，主存比cache 慢4倍，以知主存存取周期為200ns，求cache/主存的效率和平均訪問時(shí)間。六（10分）某計(jì)算機(jī)有8條微指令I(lǐng)1I8，每條微指令所包含的微命令控制信號(hào)見

25、下表所示，aj 分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制字段僅限8位，請(qǐng)安排微指令的控制字段格式。七（9分）參見圖，這是一個(gè)二維中斷系統(tǒng)，請(qǐng)問：（1） 在中斷情況下，CPU和設(shè)備的優(yōu)先級(jí)如何考慮？請(qǐng)按降序排列各設(shè)備的中斷優(yōu)先級(jí)。（2） 若CPU現(xiàn)執(zhí)行設(shè)備B的中斷服務(wù)程序，IM0,IM1,IM2的狀態(tài)是什么？如果CPU的執(zhí)行設(shè)備D的中斷服務(wù)程序，IM0,IM1,IM2的狀態(tài)又是什么？（3） 每一級(jí)的IM能否對(duì)某個(gè)優(yōu)先級(jí)的個(gè)別設(shè)備單獨(dú)進(jìn)行屏蔽？如果不能，采取什么方法可達(dá)到目的？（4） 若設(shè)備C一提出中斷請(qǐng)求，CPU立即進(jìn)行響應(yīng)，如何調(diào)整才能滿足此要求？八（9分） 磁盤、磁帶、打印機(jī)

26、三個(gè)設(shè)備同時(shí)工作。磁盤以20s的間隔發(fā)DMA請(qǐng)求，磁帶以30s的間隔發(fā)DMA請(qǐng)求，打印機(jī)以120s的間隔發(fā)DMA請(qǐng)求，假設(shè)DMA控制器每完成一次DMA傳輸所需時(shí)間為2s，畫出多路DMA控制器工作時(shí)空?qǐng)D。九（10分）機(jī)動(dòng)題十（10分）機(jī)動(dòng)題 本科生期末試卷 五 一 選擇題（每題1分，共10分）1對(duì)計(jì)算機(jī)的產(chǎn)生有重要影響的是：_。 A 牛頓、維納、圖靈 B 萊布尼茲、布爾、圖靈 C 巴貝奇、維納、麥克斯韋 D 萊布尼茲、布爾、克雷 2假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是_。 A 11001011 B 11010110 C 11000001 D 110010013按其

27、數(shù)據(jù)流的傳遞過程和控制節(jié)拍來看，陣列乘法器可認(rèn)為是_。 A 全串行運(yùn)算的乘法器 B 全并行運(yùn)算的乘法器 C 串并行運(yùn)算的乘法器 D 并串型運(yùn)算的乘法器 4某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為16MB，若按雙字編址，它的尋址范圍是_。 A 16MB B 2M C 8MB D 16M5雙端口存儲(chǔ)器在_情況下會(huì)發(fā)生讀 / 寫沖突。 A 左端口與右端口的地址碼不同 B 左端口與右端口的地址碼相同 C 左端口與右端口的數(shù)據(jù)碼相同 D 左端口與右端口的數(shù)據(jù)碼不同6程序控制類指令的功能是_。 A 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B 進(jìn)行主存與CPU之間的數(shù)據(jù)傳送 C 進(jìn)行CPU和I / O設(shè)備之間的數(shù)據(jù)傳送 D 改變程

28、序執(zhí)行順序 7由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期 通常用_來規(guī)定。 A 主存中讀取一個(gè)指令字的最短時(shí)間 B 主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間 C 主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間 D 主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間 8系統(tǒng)總線中控制線的功能是_。 A 提供主存、I / O接口設(shè)備的控制信號(hào)響應(yīng)信號(hào) B 提供數(shù)據(jù)信息 C 提供時(shí)序信號(hào) D 提供主存、I / O接口設(shè)備的響應(yīng)信號(hào) 9具有自同步能力的記錄方式是_。 A NRZ0 B NRZ1 C PM D MFM10IEEE1394的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送，它的數(shù)據(jù)傳輸率可以是 _。 A

29、100兆位 / 秒 B 200兆位 / 秒 C 400兆位 / 秒 D 300兆位 / 秒二 填空題（每題3分，共15分）1 Cache是一種A. _存儲(chǔ)器，是為了解決CPU和主存之間B. _不匹配而采用 的一項(xiàng)重要硬件技術(shù)?，F(xiàn)發(fā)展為多級(jí)cache體系，C. _分設(shè)體系。2 RISC指令系統(tǒng)的最大特點(diǎn)是：A. _；B. _;C. _種類少。只有取數(shù) / 存 數(shù)指令訪問存儲(chǔ)器。3 并行處理技術(shù)已成為計(jì)算計(jì)技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個(gè)步驟和階段。 概括起來，主要有三種形式A. _并行；B. _并行；C. _并行。4. 軟磁盤和硬磁盤的A. _原理與B. _方式基本相同，但在C. _和性

30、能上 存在較大差別。5流水CPU是以A. _為原理構(gòu)造的處理器，是一種非常B. _的并行技術(shù)。目 前的C. _微處理器幾乎無(wú)一例外的使用了流水技術(shù)。三.（9分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)為200次，已知cache存取周期為50ns,主存為250ns,求cache / 主存系統(tǒng)的效率和平均訪問時(shí)間。四.（9分）某加法器進(jìn)位鏈小組信號(hào)為C4C3C2C1 ，低位來的信號(hào)為C0 ，請(qǐng)分別按下述兩種方式寫出C4C3C2C1的邏輯表達(dá)式。（1） 串行進(jìn)位方式 （2） 并行進(jìn)位方式五.（10分）圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，

31、后者可在A組跨接端和B組跨接端之間分別進(jìn)行接線。74LS139是 2 ：4譯碼器，使能端G接地表示譯碼器處于正常譯碼狀態(tài)。 圖B5.1要求：完成A組跨接端與B組跨接端內(nèi)部的正確連接，以便使地址譯碼電路按圖的要求正確尋址。六 （9分）運(yùn)算器結(jié)構(gòu)如圖B5.2所示，R1 ，R2，R3 是三個(gè)寄存器，A和B是兩個(gè)三選一的多路開關(guān)，通路的選擇由AS0 ,AS1 和BS0 ，BS1端控制，例如BS0BS1 = 11時(shí)，選擇R3 ，BS0BS1 = 01時(shí)，選擇R1，ALU是算術(shù) / 邏輯單元。S1S2為它的兩個(gè)操作控制端。其功能如下： S1S2 = 00時(shí)，ALU輸出 = A S1S2 = 01時(shí)，ALU

32、輸出 = A + B S1S2 = 10時(shí)，ALU輸出 = A B S1S2 = 11時(shí)，ALU輸出 = AB 請(qǐng)?jiān)O(shè)計(jì)控制運(yùn)算器通路的微指令格式。 圖B5.2 七.（9分）集中式仲裁有幾種方式？畫出獨(dú)立請(qǐng)求方式的邏輯圖，說明其工作原理。八.（9分）單級(jí)中斷中，采用串行排隊(duì)鏈法來實(shí)現(xiàn)具有公共請(qǐng)求線的中斷優(yōu)先級(jí)識(shí)別，請(qǐng)畫出中斷向量為001010，001011，001000三個(gè)設(shè)備的判優(yōu)識(shí)別邏輯圖。九. （10分）機(jī)動(dòng)題十. （10分）機(jī)動(dòng)題 本科生期末試卷六 一 選擇題（每小題1分，共10分）1 完整的計(jì)算機(jī)應(yīng)包括_。A 運(yùn)算器、存儲(chǔ)器、控制器 ；B 外部設(shè)備和主機(jī) ；C 主機(jī)和實(shí)用程序 ；D 配

33、套的硬件設(shè)備和軟件系統(tǒng) ；2 用64位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是_。A 0，264 1 B 0，263 1 C 0，262 1 D 0，263 3 四片74181ALU和1片74182CLA器件相配合，具有如下進(jìn)位傳遞功能_。A 行波進(jìn)位 ；B 組內(nèi)先行進(jìn)位，組間先行進(jìn)位 ；C 組內(nèi)先行進(jìn)位，組間行波進(jìn)位 ；D 組內(nèi)行波進(jìn)位，組間先行進(jìn)位 ；4 某機(jī)字長(zhǎng)32位，存儲(chǔ)容量為 1MB，若按字編址，它的尋址范圍是_。A 1M B 512KB C 256K D 256KB5 某一RAM芯片，其容量為512×8位，包括電源和接地端，該芯片引出線的最小數(shù)目應(yīng)是_。

34、A 23 B 25 C 50 D 196堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，MSP為SP指示器的棧頂單元，如果操作的動(dòng)作是：（A）MSP ，（SP）- 1 SP ，那么出棧的動(dòng)作應(yīng)是_。 A （MSP）A， （SP） + 1SP ； B （SP） + 1SP ，（MSP）A ； C （SP） - 1SP ，（MSP）A ； D （MSP）A ，（SP） - 1SP ；7指令周期是指_。 A CPU從主存取出一條指令的時(shí)間 ； B CPU執(zhí)行一條指令的時(shí)間 ； C CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間 ； D 時(shí)鐘周期時(shí)間 ；8在_的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可和主存

35、貯器單元統(tǒng)一編址 ，因此可以不使用I / O指令。 A 單總線 B 雙總線 C 三總線 D 多總線9在微型機(jī)系統(tǒng)中，外圍設(shè)備通過_與主板的系統(tǒng)總線相連接。 A 適配器 B 設(shè)備控制器 C 計(jì)數(shù)器 D 寄存器10CDROM光盤的標(biāo)準(zhǔn)播放時(shí)間為60分鐘。在計(jì)算模式1情況下，光盤的存儲(chǔ)容量為 _。 A 601MB B 527MB C 630MB D 530MB 二 填空題（每小題3分，共15分）1按IEEE764標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由A._，階碼E ，尾數(shù)m 三部分組成。其中階碼E 的值等于指數(shù)的B._加上一個(gè)固定C._。2存儲(chǔ)器的技術(shù)指標(biāo)有A._，B._，C._，和存儲(chǔ)器帶寬。3指令操作碼字段表征指令

36、的A._，而地址碼字段指示B._。微小型機(jī)多采用 C._混合方式的指令格式。4總線有A._特性，B._特性，電氣特性，C._特性。5不同的CRT顯示標(biāo)準(zhǔn)所支持的最大A._和B._數(shù)目是C._的。三（10分）設(shè)有兩個(gè)浮點(diǎn)數(shù) N1 = 2j1 × S1 , N2 = 2j2 × S2 ,其中階碼2位，階符1位，尾數(shù)四位，數(shù)符一位。設(shè) ：j1 = (-10 )2 ,S1 = ( +0.1001)2 j2 = (+10 )2 ,S2 = ( +0.1011)2 求：N1 ×N2 ，寫出運(yùn)算步驟及結(jié)果，積的尾數(shù)占4位，要規(guī)格化結(jié)果，用原碼陣列乘法器求尾數(shù)之積。四.（10分）

37、已知某8位機(jī)的主存采用半導(dǎo)體存貯器，地址碼為18位，若使用4K×4位RAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條的形式，問：（1） 若每個(gè)摸條為32K×8位，共需幾個(gè)模塊條？（2） 每個(gè)模塊內(nèi)共有多少片RAM芯片？（3） 主存共需多少RAM芯片？CPU如何選擇各模塊條？ 圖B6.1五.（9分）已知X=-0.01111，Y=+0.11001，求X補(bǔ)，-X補(bǔ)，Y補(bǔ)，-Y補(bǔ)，X+Y=？，X-Y=？六.（10分）某計(jì)算機(jī)有如下部件：ALU，移位器，主存M，主存數(shù)據(jù)寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0R3 ，暫存器C和D。（1） 請(qǐng)將各邏輯部件組

38、成一個(gè)數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。（2） 畫出“ADD R1，（R2）”指令的指令周期流程圖，指令功能是 （R1）+（R2）R1。 MDR 移位器 R0 IR R1 PC M R2 C ALU MAR R3 D 圖B6.2七 （9分）集中式仲裁有幾種方式？畫出計(jì)數(shù)器定時(shí)查詢方式的邏輯結(jié)構(gòu)圖，說明其工作原理。八 （9分）刷存的主要性能指標(biāo)是它的帶寬。實(shí)際工作時(shí)顯示適配器的幾個(gè)功能部分要爭(zhēng)用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保留50%帶寬用于其他非刷新功能。（1） 若顯示工作方式采用分辨率為1024×768，顏色深度為3B，幀頻（刷新速率）為72HZ，計(jì)算總帶寬。（2） 為達(dá)到這

39、樣高的刷存帶寬，應(yīng)采取何種技術(shù)措施？九（9分）機(jī)動(dòng)題十（9分）機(jī)動(dòng)題 本科生期末試卷七 一 選擇題（每小題1分,共10分）1 至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是_。A節(jié)約元件； B 運(yùn)算速度快； C 物理器件的性能決定 ； D 信息處理方便；2 用32位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)小數(shù)是，所能表示的數(shù)值范圍是_。A 0，1 2-32 B 0，1 2-31 C 0，1 2-30 D 0，13 已知X為整數(shù)，且X補(bǔ) = 10011011，則X的十進(jìn)制數(shù)值是_。A +155 B 101 C 155 D +1014 主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來_。A 存放數(shù)據(jù) B

40、存放程序 C 存放數(shù)據(jù)和程序 D 存放微程序5 微型計(jì)算機(jī)系統(tǒng)中 ，操作系統(tǒng)保存在硬盤上，其主存儲(chǔ)器應(yīng)該采用_。A RAM B ROM C RAM和ROM D CCP6 指令系統(tǒng)采用不同尋址方式的目的是_。A 實(shí)現(xiàn)存貯程序和程序控制；B 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性；。C 可直接訪問外存；D 提供擴(kuò)展操作碼的可能并降低指令譯碼的難度；7 在CPU中跟蹤指令后繼地址的寄存器是_。A 主存地址寄存器 B 程序計(jì)數(shù)器 C 指令寄存器 D 狀態(tài)條件寄存器8 系統(tǒng)總線地址的功能是_。A 選擇主存單元地址；B 選擇進(jìn)行信息傳輸?shù)脑O(shè)備；C 選擇外存地址；D 指定主存和I / O設(shè)備接口電路的地

41、址；9 CRT的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)是_。A 256位 B 16位 C 8位 D 7位10采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)_時(shí)間。 A.指令周期 B.機(jī)器周期 C.存儲(chǔ)周期 D.總線周期二、填空題（每小題3分，共15分）1.指令格式中，地址碼字段是通過A._來體現(xiàn)的，因?yàn)橥ㄟ^某種方式的變換，可以給 出 B._地址。常用的指令格式有零地址指令、單地址指令、C._三種.2.雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于A._存儲(chǔ)器結(jié)構(gòu).前者采用B._技術(shù),后 者采用C._技術(shù).3.硬布線控制器的基本思想是:某一微操作控制信號(hào)是A._譯碼輸出,B._信號(hào)和 C._信號(hào)的

42、邏輯函數(shù).4.當(dāng)代流行的標(biāo)準(zhǔn)總線追求與A._、B._、C._無(wú)關(guān)的開發(fā)標(biāo)準(zhǔn)。5.CPU周期也稱為A._；一個(gè)CPU周期包含若干個(gè)B._。任何一條指令的指令 周期至少需要C._個(gè)CPU周期。三(9分)求證：x補(bǔ) - y補(bǔ) = x補(bǔ) +-y補(bǔ) 四（9分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200次。已知cache存取周期為40ns，主存存取周期為160ns。求：1Cache 命中率H。2Cache/主存系統(tǒng)的訪問效率e。3平均訪問時(shí)間Ta。五（9分）指令格式如下所示，OP為操作碼字段，試分析指令格式的特點(diǎn)。OP 源寄存器 基值寄存器 位移量（16位）15 10 7 4 3 0 六（10分）某機(jī)運(yùn)算器框圖如圖B7.1所示，其中ALU由通用函數(shù)發(fā)生器組成，M1M3為多路開關(guān)，采用微程序控制，若用微指令對(duì)該運(yùn)算器要求的所有控制信號(hào)進(jìn)行微指令編碼的格式設(shè)計(jì)，列出各控制字段的編碼表。 圖B7.1七.（9分）PCI總線周期類型可指定多少種總線命令？實(shí)際給出多少種？請(qǐng)說明存儲(chǔ)器讀 / 寫總線周期的功能。八（9分）試分析圖B7.2所示寫電流波形屬于何種記錄方式。 圖B7.2九（10分）機(jī)動(dòng)題十（10分）機(jī)動(dòng)題 本科生期末試卷八