電源完整性設計指導

1、技 術 文 件技術文件名稱： 電源完整性(PI)設計指導技術文件編號：版 本：V1.0文件質(zhì)量等級：共 73 頁(包括封面)擬 制 審 核 會 簽 標準化 批 準電源完整性設計指導目錄1 電源供應系統(tǒng)的組成及電源完整性問題 . 31.11.2 概述 . 3 AC/DC和DC/DC轉(zhuǎn)換器的特性與選用 . 41.2.1 AC/DC和DC/DC基本原理以及拓撲模型 . 51.2.2 AC/DC和DC/DC差模與共模噪聲模型 . 51.2.3 AC/DC和DC/DC濾波 . 71.2.4 AC/DC和DC/DC轉(zhuǎn)換器指標以及選用 . 111.3 濾波電容特性 . 121.3.1 去耦、濾波電容的分類

2、. 131.3.2 分布參數(shù)對電容阻抗頻率特性的影響 . 141.4 電源、地耦合平面特性 . 161.4.1 電源地平面的電容特性 . 161.4.2 電源地平面的諧振特性 . 172 電源、地平面的功能與設計原理 . 202.1 電地平面的阻抗與濾波功能 . 212.1.1 電地平面地目標阻抗 . 212.1.2 目標阻抗的獲得 . 212.2 電地平面的信號參考功能 . 262.3 電地平面的EMI抑制 . 282.3.1 PCB疊層的處理： . 282.3.2 PCB分割、布局、布線和電源平面分配問題. 282.3.3 地平面地劃分和處理 . 292.3.4 地電平面諧振地處理 . 3

3、02.3.5 電源濾波的處理 . 312.3.6 其他與EMI密切相關的問題 . 313 電源、地平面的通用設計規(guī)則 . 323.1 疊板的常用形式4層、6層、8層、10層 . 323.1.1 4層板 . 323.1.2 6層板 . 333.1.2.1 6層板疊板1 . 333.1.2.2 6層板疊板2 . 343.1.2.3 6層板疊板3 . 353.1.3 8層板 . 353.1.3.1 8層板疊板1 . 353.1.3.2 8層板疊板2 . 363.1.4 10層板 . 373.2 平面分割的常用形式 . 383.3 濾波和去耦 . 403.3.1 電容在系統(tǒng)中的重要性 . 40第 1

4、頁 共 71 頁電源完整性設計指導3.3.24 在單板中正確使用去耦電容 . 41 電源地平面的仿真方法 . 424.14.2 概述 . 42 電源地平面的諧振分析 . 434.2.1 仿真前設置 . 434.2.2 平面諧振特性分析 . 43疊層和地電分割對電地平面諧振特性的影響 . 474.3.1 改變地電分割前的諧振特性 . 474.3.2 改變地電分割后的諧振特性 . 524.3.3 地電分割改變及疊層改變分析結論 . 53頻率掃描（AC SWEEP） . 53平面的阻抗分析 . 614.5.1 概述 . 614.5.2 目標阻抗確定 . 614.5.3 使用ANSOFT軟件進行優(yōu)化

5、. 62關鍵信號的全波SPICE分析 . 65 4.3 4.4 4.5 4.6第 2 頁 共 71 頁電源完整性設計指導1 電源供應系統(tǒng)的組成及電源完整性問題1.1 概述在電子通信系統(tǒng)設計中，為芯片及互連提供寬頻帶完好的電源環(huán)境，即滿足電源完整性要求的電源地回路環(huán)境是影響整個系統(tǒng)可靠性的非常重要的因素。從單板、背板到整機，電源完整性都是重要的設計考慮。隨著超大規(guī)模集成電路工藝的發(fā)展，芯片工作電壓越來越低，而工作速度越來越快，功耗越來越大，單板的密度也越來越高，因此對電源供應系統(tǒng)在整個工作頻帶內(nèi)的穩(wěn)定性提出了更高的要求。電源完整性設計的水平直接影響著系統(tǒng)的性能，如整機可靠性，信噪比與誤碼率，及E

6、MI/EMC等重要指標。此外電源完整性也影響到硬件，特別是PCB的成本控制，即如何以恰當?shù)脑O計代價取得相對最優(yōu)的效果并減少設計反復。設計一個高性能的電源供應系統(tǒng)，實質(zhì)上是要使系統(tǒng)在工作時，電源、地噪聲得到有效的控制，在一個很寬的頻帶范圍內(nèi)為芯片提供充足的能量，并充分抑制芯片通訊所引起的回流、輻射及串擾。低的電源、地噪聲對于EMI的控制也是必須的，根據(jù)FCC標準，在1GHz的頻段范圍內(nèi)，要求整機的輻射發(fā)射和傳導發(fā)射不得超過標準值。EMI在很大程度上和電源、地設計有關。因此如何通過電源完整性設計來降低電源及電地平面引起的EMI輻射，也是硬件設計人員必須面對的一個難題。同樣需要引起注意的是：電源、地

7、平面在供電的同時也給信號線提供參考回路，直接決定回流路徑，從而影響信號的完整性；同樣信號完整性的不同處理方法也會給電源系統(tǒng)帶來不同的沖擊，進而影響電源的完整性設計。所以對電源完整性和信號的完整性地融會貫通是很有益處的。硬件設計工程師在掌握了信號完整性設計方法之后，充實電源完整性設計知識顯得很有必要。電源完整性問題就其根本原理而言是一個較為復雜的電路與電磁場互動的問題。電源模塊自身、帶分布參數(shù)的濾波電容、集成電路的輸入/輸出等都屬于電路問題，在原理圖上是顯現(xiàn)的；電源系統(tǒng)相關元件的物理位置和PCB疊層結構等則屬于物理問題，也即電磁場分布問題，在原理圖上是隱含的。孤立地分析電路或電磁場都不能解決電源

8、完整性問題，解決問題需要將顯現(xiàn)原理圖和隱含原理圖統(tǒng)一起來做分析。顯現(xiàn)原理圖問題由電路分析解決，而隱含原理圖由電磁場方法求解。因此解決電源完整性問題需要將電路分析和電磁場求解統(tǒng)一起來，實現(xiàn)互動。譬如研究怎樣的電路激勵會產(chǎn)生怎樣的電磁場分布，產(chǎn)生的電磁場又如何傳播并影響接收電路。研究電源完整性問題能夠解決諸如最佳的疊板結構與分割問題、最佳的濾波電容參數(shù)和放置位置問題、含回流及平面波動特性的信號完整性問題、以及最佳接地和降低EMI輻射問題等等。將信號完整性和電源完整性相結合是設計高速、高密度、高可靠性通訊領域硬件系統(tǒng)的必由之路，具有很重要的實用價值。通常，PCB電源供應系統(tǒng)也即電源分配系統(tǒng)包括如下幾

9、個重要部分：電源模塊、電地平面以及各種去耦濾波元件等組成，不是單純指的電源模塊一個部分，如圖1-1所示。我們分析電源完整性也并不是只關心電源的直流特性，而是考察電源系統(tǒng)，物理上從電源模塊到芯片封裝這樣一個全路徑；頻帶上從直流到工作頻率的五至十倍頻這么一個很寬的范圍。電源噪聲主要來自兩個部分：一個是AC/DC或DC/DC轉(zhuǎn)換器由于內(nèi)部開關產(chǎn)生的噪聲，另一個是各芯片工作時帶來的I噪聲，這種噪聲在多個信號線進行翻轉(zhuǎn)時，表現(xiàn)的尤為明顯。針對這些噪聲產(chǎn)生的機理和頻率特性，我們可采用不同的去耦、濾波手段來解決。電源、地平面相當于一個極好的高頻電容，對噪聲的高頻成分濾波非常有效，同時也有其獨特的諧振、串擾特

10、性。各種電容以及電源、地平面的適用濾波頻段特性如圖1-1所示。對電源、地平面的分析，其中有一種有效的手段是采用目標阻抗控制來實現(xiàn)對電源分配系統(tǒng)電源噪聲的控制，也即將每個芯片的電源、地管腳附近作為觀測端口，控制端口的輸入阻抗在一定的頻率第 3 頁 共 71 頁電源完整性設計指導范圍內(nèi)，達到芯片可以接受的容限值，從而控制I噪聲。但是對電源、地平面的分析，涉及到物理結構、物理位置、疊板、濾波、各個器件的動態(tài)工作特性等等，非常復雜，詳細準確的分析需要采用二點五維電磁場法進行有限元計算，并結合電路仿真的手段，將二者融合。 具體融合的方法有1）電路仿真融入電磁場分析環(huán)境。2) 電磁場分析得出電路仿真模型，

11、再融入電路仿真環(huán)境。第一種方法優(yōu)點的是直觀，第二種方法的優(yōu)點精確。二種方法應根據(jù)實際問題合理選擇。圖1-1 PCB電源供應與濾波系統(tǒng)組成圖1-2 電容、平面濾波的頻率特性1.2 AC/DC和DC/DC轉(zhuǎn)換器的特性與選用第 4 頁 共 71 頁電源完整性設計指導AC/DC和DC/DC是電源分配系統(tǒng)中的重要組成部分，同時也是系統(tǒng)噪聲源之一。雖然我們對PCB單板EMI控制是從整個電源分配系統(tǒng)考慮的，而不可能對電源AC/DC和DC/DC進行EMI的嚴格標準控制，因為僅僅保證AC/DC、DC/DC完全滿足FCC標準，代價昂貴而整個單板的EMI效果不一定滿足要求。但是一個設計、濾波良好的AC/DC、DC/

12、DC，對整個電源供應系統(tǒng)的EMI控制是大有好處的，下面對AC/DC、DC/DC原理與噪聲產(chǎn)生機理進行介紹。1.2.1 AC/DC和DC/DC基本原理以及拓撲模型DC/DC直流電源轉(zhuǎn)換電路是用半導體功率器件（BJT、功率MOSFET、IGBT等）作為開關，使帶有濾波電路的負載電路與輸入直流電壓時通時斷，并利用無源磁性元件和電容元件的能量存儲特性，從輸入電壓源獲取能量，將它轉(zhuǎn)換到負載，從而得到另一直流電壓。通常從輸入輸出電壓關系可分為升壓變換器和降壓變換器或分為帶隔離的DC/DC變換器和非隔離的DC/DC變換器。從DC/DC的工作方式也有兩種，即PWM和PFM。目前采用得較多的是PWM和帶隔離的D

13、C/DC變換器。AC/DC則是直接從交流輸入電壓源得到負載所需要得直流電壓，實質(zhì)上，它是在DC/DC的前一階段先采用整流技術，將交流電源轉(zhuǎn)換得到一直流電壓源。圖1-3為一種典型的帶隔離的AC/DC拓撲結構模型，虛線框內(nèi)為輸入階段的整流部分。AC/DC用在一次電源較多。圖1-3 一種典型的AC/DC拓撲模型1.2.2 AC/DC和DC/DC差模與共模噪聲模型電源噪聲可分為差模噪聲和共模噪聲，由于二者產(chǎn)生得機理和耦合路徑不同，所以必須分別予以討論。差模噪聲比較簡單，差模電流回路是我們所需要的正常的電流回路，圖14為電源差模噪聲源示意圖。電源共模噪聲比較復雜，也比較難以濾除。噪聲電流在相線和中線上是

14、同相的。圖1第 5 頁 共 71 頁 D7 Lout電源完整性設計指導5、圖16為兩類典型的共模噪聲源。其中一類噪聲源中，參考地平面的阻抗遠小于包護地線的感抗，此時共模電流是以參考地平面作為回流的參考平面。在大多數(shù)情況下，如果PCB設計良好的話，引起電纜輻射問題的主要原因是一類共模噪聲。二類電源噪聲源主要是在基準電壓與參考地平面相互分離的情況下。此時，基準地位與參考地平面由于數(shù)10pf的分布電容，形成一個電流回路，但是由于此分布電容表現(xiàn)的是高阻抗，從而是保護地線電流回路為最低的阻抗的回流路徑。顯然，二類噪聲源模型回流的環(huán)路面積較一類小，所以由它引起的輻射相對較弱。在實際系統(tǒng)中，這兩種類型的噪聲

15、源在某種程度上是同時存在的。圖17是簡化的BUCK DC/DC共模噪聲電流回流路徑的示意圖。由圖中可以看出，晶體管的分布絕緣電容為共模電流提供了耦合路徑，它應該是共模噪聲來源的一個重要因素。但是共模噪聲從何而來？由于晶體管作為一個開關，集電極與射電極之間的電壓處于從0到2Vs之間切換，從而使該絕緣分布電容處于充電放電狀態(tài)，類似于一個源。而其它的器件由于對地存在分布的絕緣電容，也會引入共模噪聲。差模噪聲源則主要是通過輸入紋波濾波電容耦合，圖18所示為BUCK DC/DC差模噪聲電流回流路徑，輸入紋波濾波電容得分布參數(shù)是決定差模噪聲的關鍵因素。第 6 頁 共 71 頁源 負載 圖15 單相共模一類

16、噪聲源電源完整性設計指導圖16 單相共模二類噪聲源I=I+I2過體絕電耦圖17 BUCK DC/DC 共模噪聲源回流路徑示意圖輸入紋波濾波電容f)圖18 BUCK DC/DC 差模噪聲源回流路徑示意圖1.2.3 AC/DC和DC/DC濾波第 7 頁 共 71 頁電源完整性設計指導盡管通過設計可以盡量避免EMI噪聲帶來的缺陷，但是殘余的EMI噪聲始終是存在的。因此要得到高性能的AC/DC或DC/DC電源輸出電壓波形，對EMI電源噪聲的抑制必不可少，通常對源邊采用電感、電容進行EMI濾波，而對輸出LC濾波器常常被采用。在了解了噪聲源以及噪聲是怎么傳輸機理以后，就可以又效地對噪聲進行抑制，對傳導噪聲

17、進行EMI濾波，對輻射噪聲進行屏蔽。圖19是噪聲抑制的基本原則。圖1-9 噪聲抑制基本原則我們知道，濾波器的特性與其終端阻抗具有密切關系。電源濾波與一般的信號濾波器不同的是，普通的信號濾波器具有固定的終端阻抗，而電源濾波器的終端阻抗可能是動態(tài)變化的，這就決定了電源濾波器必須使用與普通濾波器不同的原則來適應這種特殊的情況。通常，電源線濾波器我們采用阻抗失配的原則。一個簡單的具有源終端阻抗、負載終端阻抗與LC濾波網(wǎng)絡的電源濾波模型如圖110。根據(jù)阻抗失配原則：電感對應低阻抗，電容對應高阻抗，基本的LC濾波網(wǎng)絡如圖111。第 8 頁 共 71 頁 Zl 圖110 電源LC濾波網(wǎng)絡模型框圖電源完整性設

18、計指導圖111 電源LC濾波失配原則 由前面的分析可知，電源噪聲分為差模噪聲和共模噪聲，對應電源的濾波也分為對差模噪聲濾波和共模噪聲濾波。圖112為簡單的共模噪聲示意圖，圖113為共模噪聲濾波的兩種方法，一種采用共模厄流圈實現(xiàn)對電源共模噪聲的濾波，此時，該電感對共模噪聲相當與一個電感，從而對高頻的共模噪聲進行抑制。另一種是采用Y電容，為共模噪聲電流在靠近電源的輸入端與地形成回流路徑，從而達到濾除共模噪聲的目的。圖114為差模噪聲示意圖，圖115則為差模LC濾波器，對差模噪聲信號的濾除相對簡單，通常，對差模噪聲而言，源阻抗可以看作是低阻抗的，而負載可以近似為高阻抗，根據(jù)阻抗失配原則，則采用LC濾

19、波器即可。圖112 電源共模噪聲示意圖第 9 頁 共 71 頁電源完整性設計指導圖113 電源共模噪聲的濾波方法圖114 電源差模噪聲示意圖圖115 電源差模噪聲濾波圖116即為AC/DC或DC/DC整個電源的噪聲EMI濾波示意圖。圖中，X、Y電容的選取必須符合安規(guī)的要求。X電容特別適合與AC線上的差模濾波，根據(jù)EN 132400，X電容按它工作的瞬間峰值電壓，分為3個子類，如表11。通常X2電容使用較多，X1電容由于成本，使用較少。Y電容由于需要保證電容不會短路等，要求更高的電氣和機械可靠性，電容值也受安規(guī)的限制。通常使用在AC線或整流橋到次級、基座、屏蔽地、大地等進行濾波。根據(jù)EN1324

20、00，Y電容分為4個子類，如表12。第 10 頁 共 71 頁電源完整性設計指導圖116 電源共模、差模噪聲濾波表11 EN 132400 X電容子類表12 EN 132400 Y電容子類1.2.4 AC/DC和DC/DC轉(zhuǎn)換器指標以及選用AC/DC或DC/DC轉(zhuǎn)換器的指標非常多，在實際應用中，如何根據(jù)應用指標需求，選擇合適的AC/DC或DC/DC轉(zhuǎn)換器或電源模塊，非常重要，下面是一些常用的考慮原則。1 是否要求隔離通常在輸入電壓為48v的通信電源應用中，DC/DC模塊選用帶隔離的模塊，而在低壓到低壓的轉(zhuǎn)換中，選用非隔離的DC/DC轉(zhuǎn)換器。2 輸入輸出電壓關系根據(jù)輸入輸出電壓的關系確定選用升壓

21、、降壓、反相或其他應用的變換電路。同時第 11 頁 共 71 頁電源完整性設計指導要考慮器件的輸入電壓范圍，選擇合適的器件。3 輸出電流或功率負載在選擇器件的輸出電流能力時，要使其比實際需要稍大一些。對于負載穩(wěn)定的電路，器件最大設計輸出電流通常為實際應用的電流的1.2倍，但在負載變化較大及可靠性要求較高的應用中，器件最大設計輸出電流應取額定最大電流的1.51.8倍。4 靜態(tài)電流和效率靜態(tài)電流是直接反映器件本身的電流消耗，因此越小越好。通常，在器件的特性指標中給出的效率是典型效率或最大效率，實際效率與輸入輸出電壓，輸出電流由關。如果負載電流在很大范圍內(nèi)變化，同時由要求保證高效率，就要選擇在寬負載

22、范圍均有高效率的器件。如果負載電流穩(wěn)定，應仔細比較效率曲線，以便找到在此負載電流下效率最佳的轉(zhuǎn)換器。5 開關頻率DC/DC變換器中，功率開關和儲能元件的物理尺寸直接受工作頻率的影響。磁性元件所耦合的功率是：P(L)=(LI2f)/2。隨著開關頻率的提高，為保持恒定的功率所要求的電感相應減小。由于電感與磁性材料的面積和扎數(shù)有關，所以可以減小電感的物理尺寸。電容元件所耦合的功率是：PC容器的尺寸減小。在考慮儲能元件的物理尺寸的同時，還要注意開關噪聲和諧波干擾對系統(tǒng)的影響。通常高頻噪聲較低頻噪聲易于濾除。6 紋波紋波是電源的一項重要指標。通常不得高于工作電壓的5。如1.5v輸出電壓要求紋波Vpp不得

23、高于50mv，3.3v輸出電壓紋波Vpp不得高于100mv。1.3 濾波電容特性在頻率很高時，電容不能再被當作一個理想的電容看，而應該充分考慮到它的寄生參數(shù)效應，通常電容的寄生參數(shù)為ESR,ESL，其等效電路如圖117。串聯(lián)的RLC電路在f處諧振。其曲線如圖118。圖中f為串聯(lián)諧振頻率（SRF），在f之前為容性，而在f之后，則為感性，相當一個電感，所以在選擇濾波電容時，必須使電容器工作在諧振頻率之前。第 12 頁 共 71 頁 ()=(CV2f)/2。所以提高開關頻率也可是儲能電ESR ESLC 圖117 考慮分布參數(shù)效應的電容器的等效電路電源完整性設計指導1.3.1 去耦、濾波電容的分類電容

24、的種類有很多，如CBB電容（聚乙烯），滌綸電容、瓷片電容、云母電容、獨石電容、電解電容、鉭電容等。13表列出了各種電容的優(yōu)缺點。去耦、濾波電容通常采用鋁電解電容、鉭電容、陶瓷電容。其中鋁電解電容主要用在電源模塊部分，它的容值可以作的很大，但是它的溫度性能通常在2070，工作頻率在10kHz以下。固體鉭電容的低頻特性非常好，容量大，而且ESR也很小，但由于壓電效應，容量隨偏置電壓變化較大。陶瓷電容高頻特性非常好，性能穩(wěn)定，ESR很小。通常分為一類、二類陶瓷、三類陶瓷。下面是幾類典型的陶瓷電容特性。NPO：一類陶瓷電容，ESR最小，電壓特性與溫度特性最好，但通常容量較小，最大容量到數(shù)十nFX7R：

25、二類陶瓷電容，電壓特性與溫度特性較好，容量通常在幾nF幾uF。X5R：二類陶瓷電容，電壓特性與溫度特性與X7R相當，但可靠性較X7R差，容量可達100uF。Y5V：二類陶瓷電容，電壓特性與溫度特性差，但容量可以做到很大。 無 無感CBB電容 2層聚丙乙烯塑料無感，高頻特性好，和2層金屬箔交替體積較小夾雜然后捆綁而成CBB電容 2層聚乙烯塑料和有感，其他同上2層金屬箔交替夾雜然后捆綁而成瓷片電容 薄瓷片兩面渡金屬體積小，耐壓高，膜銀而成 價格低，頻率高（有一種是高頻電容）云母電容。 云母片上鍍兩層金容易生產(chǎn)，技術含屬薄膜 量低獨石電容 體積比CBB更小，第 13 頁 共 71 頁 圖118 電容

26、器阻抗特性 無 不適合做大容量，價格比較高，耐熱性能較差 無 易碎！容量低 無 無體積大，容量小，（幾乎沒有用了）電源完整性設計指導容量大 有 電解電容有 鉭電容 兩片鋁帶和兩層絕緣膜相互層疊，轉(zhuǎn)捆后浸泡在電解液（含酸性的合成溶液）中 用金屬鉭作為正極，在電解質(zhì)外噴上金屬作為負極 高頻特性不好 穩(wěn)定性好，容量大，造價高。（一般用高頻特性好 于關鍵地方）1.3.2 分布參數(shù)對電容阻抗頻率特性的影響由串聯(lián)諧振回路的諧振頻率計算公式可知SRF=1，因此自諧振頻率隨著2pLC容值的減小而增大，隨著ESL減小而增大。1ESL、ESR一定，電容量變化的電容阻抗頻率特性由圖119可知，ESL,ESR一定，電

27、容量減小，SRF右移，即增大，同時小于SRF頻段，容抗亦隨之增大。圖119 ESR、ESL一定，電容阻抗隨容值變化的頻率特性圖2電容值、ESR一定，ESL變化的電容阻抗頻率特性由圖120，當電容量與ESR一定，ESL減小，SRF增大，而大于SRF頻段的感抗減小。第 14 頁 共 71 頁電源完整性設計指導圖120 電容值、ESR一定，ESL變化的電容阻抗頻率特性圖3C、ESL一定，ESR變化的電容阻抗頻率特性由圖121，ESR越小，在SRF處，電容阻抗越小。Less ESR圖121 C、ESL一定，ESR變化的電容阻抗頻率特性圖4電容組合的阻抗頻率特性由圖122，電容并聯(lián)組合，一方面由于ESR

28、和ESL減小，電容量增大，SRF不變，而容抗和感抗都會降低，因此對去耦、濾波有著無可比擬的優(yōu)越性。第 15 頁 共 71 頁電源完整性設計指導圖122多個電容并聯(lián)組合的阻抗頻率特性5常用陶瓷貼片電容的分布參數(shù)與自諧振頻率表14 常用陶瓷貼片電容的分布參數(shù)與自諧振頻率1.4 電源、地耦合平面特性 1.4.1 電源地平面的電容特性第 16 頁 共 71 頁電源完整性設計指導電源地平面可被當作一個平板電容器來對待，尤其在中低頻時，其ESR,ESL都很小。在這種情況下，電源、地平面作為一個去耦電容，對RF能量的抑制具有電容器無可比擬的優(yōu)越性，通常電容器在500MHz以上，由于分布參數(shù)的影響，已經(jīng)失去作

29、用，而電源、地平面則100MHz以上直至GHz的范圍內(nèi)具有良好的去耦濾波特性。電源、地平面的電容粗略計算為：C=其中，eere0Sd=eSd ，在這里，若采用FR-4材料，er=4.5， =平面之間介質(zhì)的介電常數(shù)（Fm-1）e0=1/36p10-9=8.8410-12，上式則為C=ere0Sd=8.84eSd(pF)S=平面的面積（mm2）d=平板間距（mm）C=平面之間的電容（Pf）由上式可知，10mil厚度，F(xiàn)R-4基材的電源、地平面將有100pF/in2的電容。1.4.2 電源地平面的諧振特性電源、地平面雖然可以看作一個電容器，但是由于電源、地平面通常由于設計的需要，會被分割，這樣就造成

30、了平面的不完整，因此此時平面的電容特性會變得非常復雜，而且，在高頻時，由于分布電感ESL的影響，電源、地平面相當于一個諧振腔，具有諧振特性，而且自諧振頻率是物理結構和外置的函數(shù)。分析電源、地平面對諧振特性的最精確的方法是采用三維全波電磁場建模與仿真，但是計算量非常大。作為理解電源、地平面的諧振特性，我們可以采用分布/集總式等效電路仿真方法進行建模。圖123塊完整的PCB板模型，其中VRM為電源變換器的線性等效模型。我們可以將電源、地平面分成多個小的單元，每個單元可以看作一個平板電容器，如圖124總參數(shù)RLGC由平面尺寸和介質(zhì)材料決定。第 17 頁 共 71 頁電源完整性設計指導圖123PCB模

31、型圖124 PCB的集總式等效電路模型圖125 平板電容器的集總參數(shù)模型第 18 頁 共 71 頁電源完整性設計指導總之，電源、地平面的諧振特性對我們系統(tǒng)的性能帶來不利的影響。在諧振頻率附近，能量會被介質(zhì)存儲或消耗掉，而且只要該電源、地平面的位置有激勵源，就很容易起振。通過增加濾波電容或適當調(diào)整芯片的外置，從而達到我們的設計要求。第 19 頁 共 71 頁電源完整性設計指導2 電源、地平面的功能與設計原理PI即電源完整性提出，源于當不考慮電源的影響下基于布線和器件模型而進行SI分析時所帶來的巨大誤差。 隨著產(chǎn)品設計的功能增多和信號傳輸速度的增加，瞬態(tài)電流也就增加。大面積的電源和地平面就是為了滿

32、足這個需要而設計的。但是由于設計的復雜性，例如多種電源和多種地需要同時使用，使得地電平面被分割而成為有缺陷的平面。由此可能會產(chǎn)生感應噪聲，當這種噪聲大到一定程度時，會影響集成電路的功能和性能。這種噪聲是指Delta-I、地彈或瞬態(tài)開關噪聲。大家雖然知道去耦電容可以減少這些噪聲，但是目前，電源和地平面的噪聲只能通過對原型產(chǎn)品的測量或由有經(jīng)驗的工程師憑他們的經(jīng)驗來控制。經(jīng)常憑經(jīng)驗把去耦電容的容量設定為默認的值。實踐中，去耦電容數(shù)量、容量值以及電容的放置位置都與頻率有關，要確定其最佳值的確是件非常困難的事。為了正確預測電容的有效性，需要精確考慮瞬態(tài)電流和電源實際的供電路徑。一旦做到了這一點，則電源/

33、地平面上的噪聲就可以看到了，也就可以通過在適當?shù)牡胤椒胖眠m當容量的電容從而有效地控制其噪聲。 在一定程度上，我們只能減弱因電源不完整帶來的系列不良結果，一般會從降低信號線的串繞、加去耦電容、盡量提供完整的地電層等措施著手。現(xiàn)有的SI仿真軟件基本上是假定信號線有一完整的參考平面來進行仿真計算的，這嚴重脫離了PCB的實際情況，從而使仿真出來的數(shù)據(jù)與實際相差甚遠。由于現(xiàn)有設計的復雜性，一個PCB經(jīng)常會使用多種地電源，再加上各種過孔和插件元器件的影響，使完整的地電層沒有可能存在。這樣PI的提出將為信號線提供一個穩(wěn)定的參考層面，從而減少EMI，使SI的仿真正確，板子工作穩(wěn)定。 其中就包括了PCB層數(shù)的定

34、義，電源的合理分割如3.3V, 2.5V, 5V, 12V 等，利用去耦電容對開關噪聲、回路噪聲、地彈噪聲的消除等等 。良好的地電平面設計正電源完整性設計所涉及的內(nèi)容，通常通過設計合適的電源目標阻抗來實現(xiàn)。將芯片工作電源、地作為一個端口，如果該電源目標阻抗越小，則從噪聲源耦合到電源分配系統(tǒng)的噪聲也就越小。所以通過調(diào)整PCB疊層，電源、地的合理分割、去耦電容容量的選取以及位置的擺放等等，可以調(diào)整目標阻抗，使電源的波動在正常的工作范圍內(nèi)，從而達到電源完整性的要求。PI：即Power Integrity，電源完整性。這里是指為各信號線提供一個最短的回流路徑。 電子噪聲：是指電子線路中某些元器件產(chǎn)生的

35、隨機起伏的電信號。地彈噪聲：在電路中有大的電流涌動時會引起地平面反彈噪聲（簡稱為地彈），如大量芯片的輸出同時開啟時，將有一個較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會引發(fā)電源噪聲，這樣會在真正的地平面（0V）上產(chǎn)生電壓的波動和變化，這個噪聲會影響其它元器件的動作。負載電容的增大、負載電阻的減小、地電感的增大、同時開關器件數(shù)目的增加均會導致地彈的增大?；亓髟肼暎罕娝苤?，只有構成回路才有電流的流動，整個電路才能工作，這樣每條信號線上的電流勢必要找一個路徑以從末端回到源端，一般會選擇與之相近的平面。由于地電平面（包括電源和地）分割，例如地層被分割為數(shù)字地、模擬地、屏蔽

36、地等，當數(shù)字信號走到模擬地線區(qū)域時，就會產(chǎn)生地平面回流噪聲。斷點：是信號線上阻抗突然改變的點。如用過孔（via）將信號輸送到板子的另一側，板間的垂直金屬部分是不可控阻抗，這樣的部分越多，線上不可控阻抗的總量就越大。這會增大反射。還有，從水平方向變?yōu)榇怪狈较虻?0 度的拐點是一個斷點，會產(chǎn)生反射。如果這樣第 20 頁 共 71 頁電源完整性設計指導的過孔不能避免，那么盡量減少它的出現(xiàn)。2.1 電地平面的阻抗與濾波功能2.1.1 電地平面地目標阻抗在高速電路的設計中，為了保證IC等器件在直流到時鐘頻率的多次諧波頻段上都能穩(wěn)定工作，從IC等器件向電源傳輸系統(tǒng)看進去的阻抗必須保持在較低的值。目標阻抗是

37、我們所期望的電阻值Ztarget，Ztarget與一定的頻率范圍相關。Ztarget，的計算方法如下：其中：Ztarget目標阻抗Power Supply Voltage是工作電壓Allowed Ripple 是允許的工作電壓紋波系數(shù)Current 是工作電流可見，目標阻抗除與工作頻率密切相關外，還與具體的工作電壓、電流和目標紋波系數(shù)密切相關。下面舉例加以說明。例21 如圖21所示，在電路中有1.8V和3.3V兩種電源，1.8V的工作電流2A，允許的紋波系數(shù)5，3.3V的工作電流2A，允許的紋波系數(shù)5，分別計算兩個電源的目標阻抗。圖21 例21的圖示解：可見，在同一個電路中存在多個電源時，要分

38、別計算各個電源的目標阻抗。2.1.2 目標阻抗的獲得選擇適當?shù)碾娙輰崿F(xiàn)目標阻抗至關重要，可以參照圖22選擇。由于電容的材料和結構等不同，不同種類的電容具有不同的頻率特性。一般地，1kHz1MHz頻段選用電解電第 21 頁 共 71 頁電源完整性設計指導容，1MHz500MHz頻段選用高頻陶瓷電容，具體參見第一章第二節(jié)。此處要特別提到電源和地平面層的濾波作用，在100MHz以后，平面層地濾波作用逐漸突出，到GHz頻段，平面層成為主要地電源濾波元件。地電平面的重疊部分通過PCB的介質(zhì)材料耦合形成一個具有良好濾波作用的電容，該電容與普通電容不同，具有非常好的高頻特性。當電源的噪聲頻率高于500Mh

39、z后，一般電容已經(jīng)失去了濾波作用，此時PCB的濾波作用則是對電源去耦的良好和必要的補充。這個濾波作用，可以消除高頻信號通過地電平面的耦合產(chǎn)生的相互串擾，也可以消除開關電源的高次諧波噪聲。圖22 濾波電容和平面層起作用的頻段如何選擇電容，選用多大的電容是我們實現(xiàn)目標阻抗的關鍵的一步。電容容量選擇：在一定的工作電流下，為了獲得預期的紋波電壓，必須選擇足夠容量的電容。我們知道其中：I 是工作的瞬太電流dV/dt 可以代表電壓的紋波系數(shù)C 是我們預期的電容容量下面舉例說明。例22 電源電壓1.8V，紋波系數(shù)5，電流在15us內(nèi)變化了20A，計算所需的電容的容量。解：從上面的公式可以得到即電源的濾波容量

40、要大于3333uF。事實上，除了電容的容量對電壓的紋波會產(chǎn)生影響外，電容的寄生參數(shù)對紋波也會產(chǎn)生第 22 頁 共 71 頁電源完整性設計指導很大的影響。在同樣的容量下，ESR值越小，紋波系數(shù)越小，濾波的效果越好。電容諧振點選擇：由于存在一定量的寄生電感，電容存在至少一個諧振點，在諧振點處的阻抗最小。不同容值的電容，諧振點不同，因此常選用多個電容的組合。圖23是對多個高頻電容并聯(lián)后阻抗變化的仿真結果，從仿真結果看，并聯(lián)的電容的諧振點不應該過疏，否則會在兩個諧振點間出現(xiàn)較大的阻抗的峰值。判斷諧振點是否過疏的標準是在關注的頻段內(nèi)是否有超過目標阻抗的阻抗峰值點出現(xiàn)。圖23多個高頻電容并聯(lián)后阻抗變化的仿

41、真結果綜上所述，為了在關注的頻段上獲得目標阻抗，必須采用多種類型、多種容值的電容組合。圖24是采用的濾波電容組合的仿真模型圖，在模型中包括了ESR和寄生電感等參數(shù)。圖25 在使用圖4所示的濾波電容組合后的仿真結果。第 23 頁 共 71 頁電源完整性設計指導圖24 采用的濾波電容組合的仿真模型圖圖25 在使用圖4所示的濾波電容組合后的仿真結果從圖25可以看出，在10MHz以上阻抗特性仍無法滿足目標阻抗的要求。在電路的設計中，除了電容具有濾波作用外，平面層是濾波的極好補充，下面對平面層的阻抗和增加了濾波電容后阻抗特性進行了仿真。仿真的結果請參見圖26。第 24 頁 共 71 頁電源完整性設計指導

42、圖26 平面層阻抗和增加了濾波電容后阻抗仿真結果圖27 增加了增強濾波電容后仿真的阻抗曲線圖26中在1GHz頻點的阻抗仍大于目標阻抗，為了進一步降低1GHz左右頻段的阻抗，在原有濾波電容基礎上增加以下電容作為增強電容:2個100nF，2個50nF，第 25 頁 共 71 頁電源完整性設計指導2個25nF，2個10nF，2個2.5nF，10個1nF，2個100pF通過并聯(lián)以上電容，進一步降低了ESR。對增加了增強濾波電容后的情況進行仿真，結果參見圖27。從圖27可見，1GHz以下的頻段已經(jīng)滿足目標阻抗的要求。從上面的改進電源的阻抗的過程可見，除足夠的容量外，還必須要選用適當?shù)碾娙萁M合。根據(jù)濾波元

43、件擺放位置，電源濾波電容可以分為兩部分。一部分用于電源輸出管腳濾波，必須盡量靠近電源輸出管腳。由于電源的輸出電流比較大，可能存在的雜波頻率范圍寬，這部分的濾波電容容量必須足夠，且必須采用鉭電容和不同容值的陶瓷電容的組合，例如200uF鉭電容0.1uF陶瓷電容1000pF陶瓷電容，但鉭電容的容量也不宜過大，否則會產(chǎn)生不可預料的后果。另一部分用于有源器件的濾波和供電，這部分有雙重作用，一個作用是為元件提供大的瞬態(tài)電流，另一個作用是對電源進行濾波和去耦，建議在設計中，每個芯片使用12個22uF的鉭電容數(shù)個0.1uF的陶瓷電容的組合。陶瓷電容的數(shù)量不應大于電源管腳的數(shù)量，這些電容都應盡量靠近元件放置，陶瓷電容盡量靠近元件的電源管腳放置。當工作頻率較高時，除了這兩部分電容外，必須在供電的路徑上每隔一段增加一個0.1uF的濾波電容，必