集成電路中的元器件及其寄生效應(yīng)

1、集成電路中的元器件及其寄生效應(yīng)2-1 集成電路中的集成電路中的NPN晶體管晶體管2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/20222* 思考題思考題1.集成集成NPN管與分立管與分立NPN管有什么不同？管有什么不同？2.有源寄生效應(yīng)有何影響？如何減小或消除？有源寄生效應(yīng)有何影響？如何減小或消除？3.無源寄生有何影響？無源寄生有何影響？4.NPN管常用圖形各自的特點(diǎn)是什么？管常用圖形各自的特點(diǎn)是什么？2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月

2、月 來來逢昌逢昌 1/13/20221/13/20221/13/20223*2.1.1 集成集成NPNNPN晶體管的結(jié)構(gòu)晶體管的結(jié)構(gòu)E(N+)B(P)C(N)NPNS(P)PNP平面圖平面圖P-SubN-epiP+P+PN+N+CEB剖面圖剖面圖EBCSN+PNP等效結(jié)構(gòu)圖等效結(jié)構(gòu)圖等效電路圖等效電路圖2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/20224*2.1.2 集成集成NPNNPN晶體管與分立晶體管與分立NPNNPN晶體管的差別晶體管的差別P-SubN-epiP+P+PN+N+C

3、EBE(N+)B(P)C(N)NPNS(P)PNP（1）四層三結(jié)結(jié)構(gòu)，構(gòu)成）四層三結(jié)結(jié)構(gòu)，構(gòu)成了一個寄生的了一個寄生的PNP晶體管晶體管（有源寄生）（有源寄生）（2）電極都從上表面引出，）電極都從上表面引出，造成電極的串聯(lián)電阻和造成電極的串聯(lián)電阻和電容增大（無源寄生）電容增大（無源寄生）2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來來逢昌逢昌 1/13/20221/13/20221/13/20225*2.1.3 集成集成NPNNPN晶體管的有源寄生效應(yīng)晶體管的有源寄生效應(yīng) （1）NPN晶體管正向有源時(shí)晶體管正向有源時(shí)P-SubN-epiP+P+P

4、N+N+CEBE(N+)B(P)C(N)NPNS(P)PNPVBC0 VSC0 VSC 13.IPowerIH寄生可控硅一旦寄生可控硅一旦被觸發(fā)，電流巨被觸發(fā)，電流巨增，將燒毀芯片。增，將燒毀芯片。2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/202263*2.7.4 寄生可控硅寄生可控硅閂閂鎖效應(yīng)鎖效應(yīng)2. 消除閂鎖效應(yīng)措施消除閂鎖效應(yīng)措施版圖設(shè)計(jì)版圖設(shè)計(jì)RSRWIRSIRWVDDGNDVON-P-VO（1）減小）減小RS和和RW ：均勻且充：均勻且充分設(shè)計(jì)阱和襯底的電源和地的分設(shè)計(jì)阱和

5、襯底的電源和地的歐姆接觸，并用金屬線連接，歐姆接觸，并用金屬線連接，必要時(shí)采用環(huán)結(jié)構(gòu)。必要時(shí)采用環(huán)結(jié)構(gòu)。VDDGNDVoViP-SubN-阱阱p+p+p+n+n+n+RWRS2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/202264*2.7.4 寄生可控硅寄生可控硅閂閂鎖效應(yīng)鎖效應(yīng)2. 消除閂鎖效應(yīng)措施消除閂鎖效應(yīng)措施版圖設(shè)計(jì)版圖設(shè)計(jì)RSRWIRSIRWVDDGNDVON-P-VO（2）減小）減小npnnpn和和pnppnp ：加大：加大MOS管源漏區(qū)距阱邊界的距離，管源漏區(qū)距阱邊界的距離

6、，必要時(shí)采用偽收集極結(jié)構(gòu)。必要時(shí)采用偽收集極結(jié)構(gòu)。VDDGNDVoViRSViP-SubN-阱阱p+p+p+n+n+n+RWn+p+n+N-阱阱2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來來逢昌逢昌 1/13/20221/13/20221/13/202265*2.7.4 寄生可控硅寄生可控硅閂閂鎖效應(yīng)鎖效應(yīng)2. 消除閂鎖效應(yīng)措施消除閂鎖效應(yīng)措施工藝、測試、應(yīng)用工藝、測試、應(yīng)用（1）增加阱的結(jié)深增加阱的結(jié)深 （2）采用外延襯底采用外延襯底（3）采用外延襯底時(shí)，同采用外延襯底時(shí)，同時(shí)可采用埋層方法，增加阱時(shí)可采用埋層方法，增加阱的結(jié)深，型層減速場。

7、的結(jié)深，型層減速場。（4）電源退耦，穩(wěn)定電源電源退耦，穩(wěn)定電源（5）輸入信號不能過高輸入信號不能過高（6）負(fù)載電容不易過大負(fù)載電容不易過大（7）電源限流電源限流VDDGNDVoViRSViP-SubN-阱阱p+p+p+n+n+n+RWn+p+n+N-阱阱2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/202266*2.7.5 習(xí)題習(xí)題1.說明說明CMOS集成電路中的閂鎖效應(yīng)集成電路中的閂鎖效應(yīng)和抗閂鎖措施。和抗閂鎖措施。2.說明消除寄生說明消除寄生MOS管影響的措施。管影響的措施。2005年

8、年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來來逢昌逢昌 1/13/20221/13/20221/13/202267*2-8 電容器電容器2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/202268* 思考題思考題1.形成電容的方式有哪些？各自的特點(diǎn)是什么？形成電容的方式有哪些？各自的特點(diǎn)是什么？2.各種結(jié)構(gòu)電容的電容值如何計(jì)算？各種結(jié)構(gòu)電容的電容值如何計(jì)算？3.設(shè)計(jì)電容時(shí)應(yīng)該考慮哪些因素？設(shè)計(jì)電容時(shí)應(yīng)該考慮哪些因素？2005年年7月月 來逢昌來逢昌 1

9、/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/202269*2.8.1 PN結(jié)電容結(jié)電容N-epiP+P+PN+BAP-SubN+CjCjsBAGNDRbRcsP+P+P+N+BAP-SubN+Cj1CjsBAGNDRbRcsCj2Re應(yīng)考慮：應(yīng)考慮：1.單位面積電單位面積電容容量容容量2.電極的串聯(lián)電極的串聯(lián)電阻電阻3.工作電壓及工作電壓及電壓極性電壓極性2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/202270*2.

10、8.2 MOS電容電容N-epiP+P+N+P-SubBABACMOSCJSDSCBACMOSCDP-SubBAn+反型層或埋反型層或埋n+NMOS,PMOSCMOS= sio2 otoxA2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/202271*2-9 電阻器電阻器2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/202272* 思考題思考題1.形成電阻的方式有哪些？各自的特點(diǎn)是什么？

11、形成電阻的方式有哪些？各自的特點(diǎn)是什么？ 2.各種結(jié)構(gòu)電阻的電阻值如何計(jì)算？各種結(jié)構(gòu)電阻的電阻值如何計(jì)算？3.設(shè)計(jì)電阻時(shí)應(yīng)該考慮哪些因素？設(shè)計(jì)電阻時(shí)應(yīng)該考慮哪些因素？2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/202273*2.9.1 基區(qū)硼擴(kuò)散電阻基區(qū)硼擴(kuò)散電阻LLLL1L2L5L7L4L3L6WWWWN-epiP+P+PN+P-SubN+BAVDDABVDDCJCCJSR = RWeffi=1Lin+ 2k1 + ( n - 1 ) k2Weff = W +2mXj2005年年7月月

12、 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/202274*2.9.2基區(qū)溝道電阻基區(qū)溝道電阻N+N-epiP+P+PN+P-SubN+BAVDDP+P+PN+N+P-SubN-epi阻值大阻值大面積小面積小精度低精度低2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/202275*2.9.3 外延層電阻外延層電阻N-epiP+P-SubN-epiP+P+PN+BAN+N+BAN+2005年年7月月 來逢昌

13、來逢昌 1/13/20221/13/2022*2005年年7月月 來逢昌來逢昌 1/13/20221/13/20221/13/202276*2.9.4 離子注入電阻離子注入電阻N-epiP+P+PN+P-SubN+BAVDDP一般用一般用來制作來制作精度高精度高的大阻的大阻值電阻值電阻2005年年7月月 來逢昌來逢昌 1/13/20221/13/2022*2005年年7月月 來來逢昌逢昌 1/13/20221/13/20221/13/202277*2.9.5 發(fā)射區(qū)磷擴(kuò)散電阻發(fā)射區(qū)磷擴(kuò)散電阻一般用來制作磷橋或小電阻一般用來制作磷橋或小電阻N+N+N-epiP+P-SubN-epiP+P+PBABAN+2005年年7